This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC34RF72EVM:ADC 时钟输入问题–ADC34RF72EVM

Guru**** 2773145 points

Other Parts Discussed in Thread: ADC34RF72EVM, LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1618728/adc34rf72evm-adc-clock-input-questions-adc34rf72evm

器件型号: ADC34RF72EVM
主题: LMK04828 中讨论的其他器件

您好:

关于、我有两个问题 ADC34RF72EVM

  1. 用户指南 (SLVUDB9) 说明了 ADC 时钟输入 J5 栅极驱动强度 9dBm

    • 如果输入时钟功率低于 9dBm、这是否会导致可测量的 ADC 性能下降(例如 SNR/ENOB)?

    • 9dBm 是严格要求还是具有裕度的建议水平? image.png

  2. ADC34RF72EVM 预期直接由外部信号发生器计时?

    • 因为该电路板包含一个 LMK04828 、ADC 是否可以使用 LMK04828 输出完全计时、而无需外部时钟源?

    • 如果是、外部时钟输入 (J5) 的预期用途是什么?

此致、
姜成范

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 成范:

    1)-不可以、使用+9 或+10dBm 会增加时钟边沿的压摆率并实际提高 SNR/ENOB 性能。 我们通常还假设客户将遵循使用指南、使用 sig 生成器和带通滤波器、从而减少最终到达 ADC 时钟引脚的信号摆幅。

    2)-是的、最好直接从 sig 生成器计时。 LMK 用于推导 FPGA 的 REFCLK。

    此致、

    Rob