请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号： TMS320C6746
根据数据表、似乎不建议使用 JESD79-2 指定的 VTT。
我不确定是否要设计仅使用串联端接而不使用端接 IC 的硬件。
非常感谢您的建议。
图 6-18. DDR2/mDDR 单存储器概要原理图包含以下有关端接设置的注释：
根据需要放置终端电阻。 请参阅有关端接电阻器的注释。
有关终止的部分为：
.4.4.3 DDR2/mDDR
•CLKP/CLKN 引脚上不允许并联终端。
•如果使用端接、则 DDR2/mDDR 驱动强度应设置为全强度。 否则、
驱动强度应设置为半强度。
•任何 DDR 引脚上都不允许存在上拉或残桩。
•对于 DQS 和 D 网类别：
–路线必须是点对点的。 –不需要也不建议在字节之间进行偏差匹配。 –两类之间的偏差不应超过 25mil。
•时钟和 DQS 网类别布线长度需要进行布线、以便两个网类别之间的偏差满足 tDQSS 时序参数。
6.11.3.9 DDR2/mDDR 信号端接
为满足信号完整性和过冲要求、无需任何类型的端接。 如果需要、允许使用串行端接器来降低 EMI 风险；但是、串行端接是唯一允许的类型。
请建议如何解释上述内容。
