Other Parts Discussed in Thread: DP83640
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： DP83640T-EVK
主题： DP83640 中讨论的其他器件
您好、
我正在为数字变电站应用使用 FPGA、我们一直在尝试完成与外部 PTP 服务器时钟同步的最后一步。
我们的 FPGA 不支持硬件时间戳。 所以我决定使用一个外部 PHY ,这是能够的. 现在,我已经成功地配置了 GPIO 以发出 pps 脉冲（但它与 PHY 的时基同步）.
我还使用我的 FPGA 板成功连接了外部 PHY 进行双工通信。 我能够接收和发送 UDP 数据包。 我也为 SV 数据包做了。
现在我尝试得到的答案,我是如何实现堆栈是我通过这个 PHY 接收 PTP 数据包,也接收时间戳. 然后发回 delay_req 并参见 delay_resp。 我得到所有 4 次,然后我写入 PHY 时钟使用 mdio 这个时钟偏移所以它校正自己.
这种思维方式是正确的吗? 是否有更简单的实施方法？
使用 Linux 驱动程序实现不是一种选择。 我们是裸机.
感谢您的帮助或指导。
