This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83TG720S-Q1:confíguring Ω 不同环回模式下、用于测试 RX 和 TX 接口

Guru**** 2782615 points

Other Parts Discussed in Thread: DP83TG720S-Q1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1619935/dp83tg720s-q1-configuring-different-loopback-modes-to-tests-the-rx-and-tx-interface

器件型号: DP83TG720S-Q1

我们目前正在开发 Trion 85 上的 DP83TG720S-Q1 接口。

为了仅使用一个 PHY 进行不同的测试、我们尝试使用 PHY 的不同环回模式。

我们可以将 PHY 本身生成的测试帧发送到 RX[3:0]接口。 现在、我们需要对数据进行采样。

我们现在尝试通过 TX[3:0]接口发送自己的数据、并在 RX[3:0]上接收数据。 我们尝试配置不生成数据的数字环回模式、以便 PHY 使用 TX 数据。

这不起作用、请告诉我必须通过 MDIO 接口配置哪些寄存器。

  • BMCR <= 0x8000……硬件复位
  • MII_REG_1F <= 0x8000…… 软件复位
  • 0x018C <= 0x0001……关闭睡眠模式
  • 0x1834 <= 0x4000...设置主设备
  • 0x0602 <= 0x0002……开启 RX 延迟
  • 0x0430 <= 0x0090……在 RX 上设置延迟
  • MII_REG_1F <= 0x4000……数字复位


  • MII_REG_16 <= 0x0104……打开数字环回
  • 0x0800 <= 0x0800...位 11、如数据表中所述

当我们还配置 PRBS 寄存器时、我们可以查看有关 RX 信号的生成数据。 当我们想要看到 TX 信号时、它不起作用。 我们忘记了哪些配置寄存器?

 

谢谢

Alexander

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alexander:

    关于最后一点、您如何以及在哪里探测以检查 RX 和 TX 信号?

    此致、

    GREG

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们发现这个问题、CLK 信号未正确连接。 我们现在可以发送和接收数据包。  

    现在、我们看到 send-data-package 和接收的 package 延迟了大约 6µs。  为什么会这样呢?  

    在数据表的第 15 页、我们找到了以下信息:

    接收延迟时序
    ---------------------------------------------------------------------------------------------------------------------------
    MDI 上的 SSD 符号到 RX_CTRL 已置位 RGMII RX_CLK 的上升沿  | 8 μs |
    ---------------------------------------------------------------------------------------------------------------------------

    我们如何才能加快这一速度?

    此致

    Alexander

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alexander:

    很高兴最初的问题得到了解决。 您能否说明要实现的时序延迟、以及为什么要低于当前接收延迟时序?

    此致、

    GREG

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们希望设置新的总线接口、如 EtherCAT 系统、但速度提高了 10 倍。 因此、我们认为实现单线对以太网可以解决这个问题。 长距离也是我们客户的要求。 EtherCAT 100Mbit ->单线对以太网 1Gbit

    现在、在第一个测试中、我们已经看到接收总线耦合器没有 立即将接收到的数据发送到 RX 端口、就像发送 PHY 在通过 TX 端口获取数据时并不发送数据一样。

    正如数据表中提到的、8µs 需要时间从总线发送或解码数据。

    这种解码时间可以更快吗?

    此致

    Alexander