[参考译文] AM2434：使用 TS3DDR3812 和 DP83869 的两端口以太网连接

admin

Other Parts Discussed in Thread: TS3DDR3812

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1630017/am2434-two-ported-ethernet-interfacing-using-ts3ddr3812-and-dp83869-s

器件型号： AM2434
Thread 中讨论的其他器件： TS3DDR3812、 DP83869

早上好

我目前正在研究使用 AM243x（ALX 封装）、TS3DDR3812 多路复用器和一对 DP83869 到以太网 PHY 层元件的设计。我们计划使用两个以太网端口、因此 RGMII1/2 以及 CPSW...等开始使用。

MDC 和 MDIO 的信号是直接连接在两个 DP83869 之间、还是必须通过 MOSFET 切换器从 AM243x 引脚分别连接到每个 DP83869？一个应用手册说了一种方式、另一种说了另一种方式。还是此开关位于 SoC 内部？
软件团队目前正在使用 LP-AM243x LaunchPad 评估板。他们希望将以太网连接到我们设计中与评估板相同的 AM243x 端口。我在 LaunchPad 手册中找到了 TS3DDR3812 多路复用器的接口。但是、在第 36 页（图 4-10）中、它向多路复用器显示 RGMII1/2...ETC 信号、然后它引用项目 11 和 12（连接到 SoC）。我找不到这些引用、无法根据他们在评估板上使用的内容验证我与 SoC 的连接。请提供帮助。
此外、还有一个问题：TI 是否有办法通过 CDCLC1310 晶体多路复用器为 SoC 和两个 DP83869 使用一个外部晶体、或者是否会导致时序问题？

感谢你能抽出时间。

3 个月前

0 admin 3 个月前

TI__Guru**** 2825145 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

以太网管理接口（信号 MDC 和 MDIO）多年前被 IEEE 定义为多点总线。它允许通过一个接口管理多个以太网 PHY。因此、 AM243x LaunchPad 开发套件中的多点连接是有效的连接拓扑。您在哪里找到了说明应在器件之间切换这些信号的应用手册？

AM243x 有两个接口。一个与 PRU_ICSSG 关联、另一个与 CPSW 关联。 AM243x LaunchPad 使用与 CPSW（引脚 W1 和 V2）关联的协议、如原理图第 12 页中所示。 AM243x LaunchPad 原理图有误、其中 MDC 和 MDIO 信号以及 AM243x 引脚 W1 和 V2 具有错误的信号功能名称。它们不应具有“PRG1_"前“前缀。与 PRU_ICSSG（引脚 D2 和 E4）关联的接口显示在原理图的第 11 页上、用于 GPIO 信号功能。

TS3DDR3812 多路复用器仅在 AM243x LaunchPad 上使用、以允许将与 RGMII1 关联的以太网 PHY (U19) 连接到 PRU_ICSSG 或 CPSW。与 RGMII2 关联的以太网 PHY (U7) 不需要多路复用器、因为来自 PRU_ICSSG 和 CPSW 的 RGMII2 信号共享相同的 AM243x 引脚。 RGMII1 信号不是这种情况、因此需要使用多路复用器来选择与 PRU_ICSSG RGMII1 信号或 CPSW RGMII1 信号的连接。我不希望您的系统需要多路复用器。您只需根据您的预期用例将以太网 PHY 连接到相应的 AM243x 引脚。

将单个晶体连接到 CDCLC1310 并让其驱动所有三个器件时、一个潜在问题是 IO 电压兼容性。 AM243x 器件仅允许为其基准时钟输入使用 1.8V 信号、并且以太网 PHY 在 3.3V 下运行。您需要检查以太网 PHY 在 3.3V 下运行时是否能够使用 1.8V 基准时钟。

此致、
Paul

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] AM2434：使用 TS3DDR3812 和 DP83869 的两端口以太网连接