[参考译文] SN65DPHY440SS：SN65DPHY440 重定时器未通过 MIPI 数据–平线问题

您好、

1.复位具有内部 300k 上拉电阻,因此我们可以移除 Q26 和 R361 来创建被动复位电路,移除任何可能的上电复位时序问题

2.示意图看起来不错。 您能否测量 DPHY440 的输入信号？ 作为 MIPI 重定时器、DPHY440 期望在转换到 HS 状态之前在其输入端看到 LP11-LP01-LP00 序列。  

3.您是否只在通道 0 或所有通道上看到问题？ 通道 0 是特殊通道、请参阅此常见问题解答了解通道 0 的详细信息、  【常见问题解答】SN65DPHY440SS：在 MIPI CSI 设计中使用 DPHY440 通道 0 的设计限制是什么？ 

谢谢

David  

您好、David、

感谢您的答复

在这里、我们附加了时钟波形图像（在引脚编号  SN65DPHY440SSRHRT 的 5)。

您好、

这是单端测量、C2 是 P 通道还是 N 通道？ 如果是、您可以同时测量 DACP 和 DACN 吗？ 您是否还可以放大第一个 LP 到 HS 序列、以确保存在正确的 LP 序列？

谢谢

David

下面随附了所有信号均为 capturede2e.ti.com/.../MIPI-CSI_5F00_20260410.xlsx 的文件

您好、

通道 1 是 P、通道 2 是 N 吗？  

我认为这应该是 DACP/N 测量、因为它位于摄像头模块和重定时器之间。 但在 LP 序列之后、我看不到驱动 HS 时钟信号的摄像头、如下面的圆圈所示。

在通道 1 上、圈出区域的计时持续时间是多久？运行的数据速率是多少？ 圈出的区域为 LP00 状态、需要满足 40ns 最小值+ 4UI 和 85ns 最大值+ 6UI 的要求才能实现有效的 LP00。

谢谢

David

您好、David：

圈出区域的持续时间为 600nS、每个信道上的当前数据速率接近 62Mbps

（FYR：分辨率 720x576 和 30fps、原始 10 位）。

如果您需要任何其他数据、敬请告知。

谢谢、

Nikhil

Nikhil

如果数据速率为 62MP、则超出了 DPHY440 支持的数据速率。  

支持的最低数据速率为 200Mbps、支持的最大数据速率为 1.5Gbps。  

是否有方法可以提供更高的分辨率来提高数据速率？

谢谢

David

David、

我们已经测试了更高的分辨率、但显示器上的摄像头输出闪烁很大。 在降低分辨率后、我们能够从摄像头实现稳定的视频流式传输。

此外、我还要重点介绍关于重定时器部分的另外一点。 根据数据表、连接处理器的 I2C 信号额定工作电压为 1.8V。 但是、在我们的设计中、这些信号通过 3.3V 上拉电阻器连接到处理器的 3.3V 引脚。 这种不匹配会产生任何影响吗？

我们提出这个问题是因为、在某些装置中、摄像头工作正常、而在其他装置中、显示输出要么闪烁、要么根本不显示。

谢谢、
Nikhil

Nikhil

‘I2C 总线、逻辑“0"（“（低（低电平）和‘1“（高电平）的电平不是固定的、具体取决于 VDD 的相关电平。 输入基准电平设置为 VDD 的 30%和 70%；VIL 为 0.3VDD、VIH 为 0.7VDD。 这个问题更多地关注 VIH。 根据 I2C 是被上拉至 1.8V 还是 3.3V、如果 I2C 被拉至 1.8V、则 SoC 可能无法检测到有效低电平、并且 DPHY440 I2C 寄存器读取/写入可能无法正常工作。 如果 I2C 上拉电阻为 3.3V、则 DPHY440 I/O 可能会损坏、因为其绝对最大额定值为 2.175V。

但 DPHY440 可以在没有 I2C 配置的情况下工作、也可以在引脚搭接模式下工作。 因此、我建议断开 I2C 总线、并使用引脚搭接模式配置 DPHY440。  

对于更高分辨率的闪烁、处于引脚搭接模式后、您是否尝试更改了 DPHY440 EQ、ERC、VSADJ 和 PRE？

谢谢

David

您好、David：

我想分享关于重定时器 IC 最近测量结果的另一个观察结果。 探测时 DA0P 和 DB0P 、DB0P 处的信号似乎明显衰减或抑制。

您能否就导致此问题的原因给出建议？ 我附带了一个图像供您参考。  在附图中、蓝色波形表示 DA0P、红色波形表示 DB0P。

此外、在某些电路板上、尽管 DA0P 上存在信号、但 DB0P 引脚上没有可观察到的输出。

注意：

• DA0P 直接连接到摄像头模块。
• DB0P 直接连接到处理器。

请告诉我您的想法。

此致、

Nikhil

Nikhil

对于 DB0P 处的测量、您是否在远端测量？ 如果在远端进行测量、则信号可能会因 PCB 布线或电缆插入损耗而衰减。 DPHY440 TX 提供 0dB 或 2.5dB 的预加重、这有助于补偿一些 PCB 布线/电缆插入损耗。  

为了在 DB0P 上看不到信号、DPHY440 通道 0 是一条特殊通道、因为它还用作 DSI 的反向通道。 有关通道 0 的详细信息、请查看此 E2E 常见问题解答和 CSI 通道 0 要求、  【常见问题解答】SN65DPHY440SS：在 MIPI CSI 设计中使用时、DPHY440 通道 0 的设计限制是什么？ 

您是否也有机会分享您的布局以进行审核？

谢谢

David  

David

我仅在 IC 的确切引脚上测量了波形、而不是在任何其他端测量

我在此附上了布局的图像以及网的长度、如果您需要任何其他数据、请告诉我。

您好、

DPHY440 看起来比处理器更靠近摄像头。 在这种情况下、您不会利用 DPHY440 接收器 EQ 和偏斜消除功能。  

观察输入侧的布线、当信号在不同层之间布线时会有过孔。 是否在电流返回路径的信号过孔旁边有 GND 拼接过孔？  

对于测量的波形、是否使用高阻抗有源探头测量这些波形？

谢谢

David  

您好、

1. 重定时器当前放置在距离摄像机比处理器更近的位置。
2. 我们在信号过孔附近添加了 GND 拼接过孔、以保持适当的返回路径。
3. MΩ 波形测量、我使用了具有以下规格的探头：pF 输入电容、10k Ω 阻抗、300V CAT II 额定值和 500MHz 带宽。

此外、我想强调两个要点：

1. 我们不能忽略 LP 状态、因为摄像头传感器正在将 LP 状态置为有效。
2. 要进入 LP 状态、我们尝试通过切换复位线路（低电平到高电平转换，如数据表第 13 页所述）来退出 SHUTDOWN 模式、从而允许重定时器切换到 LP 模式。 这是在三个板上测试的,结果,视频输出开始,但似乎发短了。 以前、系统卡在 LP-11 状态且等待超时。

除了禁用 LP 模式之外、是否还有其他配置可以处理此类场景？

请建议任何进一步的步骤或可能的解决方案来稳定流并消除闪烁。