Other Parts Discussed in Thread: TCAN4550-Q1, TCAN4550
器件型号: TCAN4550-Q1
主题: TCAN4550 中讨论的其他器件
尊敬的团队:
我们使用的是 TCAN4550-Q1 模块与基于 SPI 的 i.MX93 处理器。 我们想了解 RX 通信期间中断引脚的行为。
在我们的当前设置中、RX FIFO 水线配置为 26 条消息。 基于此、我们预计在收到 26 条消息后会生成中断、之后应触发消息接收流程。 此外、我们已启用看门狗计时器 (WDT) 60ms、因此如果 FIFO 未达到 26 条消息、仍可通过 WDT 中断来处理待处理消息。
然而、在分析过程中、我们观察到在探测 SPI 和中断线路时、每 26 条消息确实会生成一个中断。 但是、在 m_can_ISR 中断服务例程中添加跟踪日志来检查驱动程序行为时、控制不会进入水线中断条件。 相反、它一致地进入 RF0N 中断条件。
我们想了解在 INT 线路上观察到的硬件级中断如何与驱动器级中断处理相关。 具体而言、我们希望了解驱动程序中从中断产生到消息接收处理的完整中断流程。
目前、此流程中存在一些混淆、我们主要关注的是高 CPU 利用率、这会影响其他进程。 我们非常感谢您在理解和解决此问题方面提供指导。
谢谢你。
此致、
Ankita
