Other Parts Discussed in Thread: DP83867IR
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： DP83867IR
您好、
目前、我正在排查 DP83867IR 上电序列期间的一个问题、特别是与 PHY 地址搭接引脚采样相关的问题。 我们在 3 电源模式下使用 PHY、VDDIO 为 1.8V
我们观察到两种不同的上电行为：
工作案例
完整跟踪 
电源序列
- 1.8V 电源轨在~0.5ms 内斜升并稳定。
- 2.5V 电源轨在 1.8V 电源轨 开始斜升后~0.1ms 开始斜升（即在 1.8V 稳定之前） 、并在~1.5ms 内稳定。
- 在释放复位之前（~200ms 后）、两个电源轨都很稳定。
- 在这种情况下、PHY 使用预期地址 (00001) 正确初始化。
- 在复位释放后、RX_D0 配置 (strap) 引脚在被拉至低电平之前保持高电平~60ms。
失败的情况
完整跟踪
复位
- 电源轨以相同的顺序和时序进行斜坡调整。
- 但是、RESET 会在稍后释放（两个电源轨都稳定后~2.5s）。
（此延迟是任意的；当复位延迟≥~300ms 时，也会出现相同的问题。） - 在这种情况下、PHY 会初始化但锁存错误的地址 (00000)。
- 值得注意的是、当复位释放时、RX_D0 会立即被拉低、即使在复位达到 1.8V 之前也是如此
已执行调试（失败的情况）：
除非另有说明、否则以下所有意见均与工作案例一致：
- 通过切断 SoC 和 Strap 配置电阻器之间的布线、将 RX_D0 与 SoC 隔离。 该行为保持不变、表示 DP83867 正在将线路拉至低电平。
- 已验证 MDIO/MDC 活动：在 SoC 引导之前不存在流量、通过示波器进行确认。
- 已选中 INT/PWRDN#：按预期在整个序列中保持高电平。
- 已检查 XO 和 CLK_OUT：电源轨上电后存在时钟、即使 RESET 置为有效也是如此、并且在 RESET 释放之前保持稳定。
在这两种情况下、我们的 Strap 配置如下所示：
问题：
对于在发生故障的情况下、什么原因会导致 RX_D0 在复位释放时被驱动为低电平、从而导致 strap 配置读数不正确、您是否有任何指导？
具体来说、这种行为是否依赖于相对于电源稳定性的复位时序来解释？
