This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS250DF230:CDR 未锁定且原始旁路无法正常工作

Guru**** 2891410 points

Other Parts Discussed in Thread: DS250DF230, DS280DF810

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1643576/ds250df230-cdr-not-locking-and-raw-bypass-is-not-working

部件号: DS250DF230
主题中讨论的其他器件: DS280DF810

你(们)好

作为一个背景信息、我有一个使用 DS280DF810 和 DS250DF230 的电路板、它们具有 5 个 10GE 以太网通道。  
它们都采用相同的电气设计、只是做了一些小改动、即 DS250DF230 具有外部交流耦合电容器。  
DS280DF810 在所有通道上工作、而我正在努力使 CDR 锁定在 DS250DF230 上。
更奇怪的是、即使我将驱动程序设置为在 CDR 未锁定时输出原始数据、DS250DF230 也不会输出任何内容。  
我还检查了 DIFF 信号是否到达 DS250DF230。 我试着绕过芯片与线模和卸下芯片。 这是有效的、我可以看到数据通过。

这是我写入 DS250DF230 所有通道的内容。
我正在使用 DS280DF810 中的 REFCLK_OUT 作为 REFCLK_IN(即 25MHz)。

  #modify_reg(地址,数据,掩码)
  Modify_reg (0xFC、0x01、0xff)
  MODIFY_reg (0xff、0x03、0x0F)
  Modify_reg (0x00、0x04、0x04)
  modify_reg (0x0a、0x0c、0x0c)
   
  使用 25MHz 时钟手动将数据速率设置为 10.31250Gbps
  modify_reg (0x60、0x90、0xff)
  modify_reg (0x61、0xb3、0xff)
  Modify_reg (0x62、0x90、0xff)
  Modify_reg (0x63、0xb3、0xff)
  Modify_reg (0x64、0xff、0xff)
  Modify_reg (0x09、0x04、0x04)
  modify_reg (0x18、0x10、0x70)
  Modify_reg (0x2F、0x00、0x04)
   
  Modify_reg (0x31、0x20、0x60)
  modify_reg (0x1E、0x08、0x08)
  Modify_reg (0x1E、0x00、0xe0)#将 CDR 未锁定时的输出设置为原始值
  modify_reg (0x3D、0x80、0x80)
  Modify_reg (0x3D、0x00、0x40)
  Modify_reg (0x3f、0x40、0x40)
  Modify_reg (0x3e、0x40、0x40)
  Modify_reg (0x3D、0x0F、0x1f)
  Modify_reg (0x3f、0x00、0x0F)
  Modify_reg (0x3e、0x03、0x0F)
  Modify_reg (0x0a、0x00、0x0c)
   
  一些来自寄存器的反馈  
  读取 (0xef) 0e
  读取 (0xf0) 01
  读取 (0xF1) 15
  读取 (0xFE) 03
   
  为通道 0 = c0 读取 (0x01)
  对通道 1 = 80 读取 (0x01)
   
  我已确认删除以太网信号会清除 0x01 的位 7。
  我不知道比特 7 的测量。
   
  对于通道 0 = 01、读取 (0x02)
  对于通道 1 = 01、读取 (0x02)
   
  这表明信号的数据速率低于最小 VCO。  
  但我仍然感到困惑的是、启用原始数据后、什么都不会发生。  
   
  我的问题是、我可以查看哪些寄存器来尝试诊断问题?
  为什么原始数据模式无法正常工作?
  我是否必须使用 30.72MHz 时钟并使用寄存器 0x2F 中的默认时钟设置?
   
  如有任何建议、将不胜感激。  
   
  谢谢你
   
   
   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Luke、  

    我会对此进行研究。 我的星期三将于下周收到回复。  

    此致、

    Charles

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Luke、

    请在下面查看我的评论:  

    • 您能否读回寄存器 0xA5 和 0x09 以确认其当前值。  
    • 检查寄存器 0x78 以了解 CDR 锁定状态。
    • 对于 CDR 未锁定时的原始数据输出、 Reg_0x09[5]必须设置为 0。 请再次检查此位。
    • 在配置序列结束时将 CDR 复位置为有效和释放 (reg_0x0A 位 2、3) 是否显示不同的结果?  
    • 读回寄存器 0x60-0x64 和 0x18 以确认 25MHz ref-clk 写入生效

    谢谢、

    Charles

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Charles  

    抱歉、路由到芯片的引脚不正确、最重要的是 clk_in 引脚。

    我被芯片扔掉、返回它检测到 25MHz 时钟。

    所有功能现在均按预期运行。

    感谢您的反馈、我们将竭诚为您服务。

    此致