Other Parts Discussed in Thread: 66AK2L06
器件型号： 66AK2L06
对不起冗长的解释,我有一个不好的习惯深入到细节.. 请多多包涵。
我们采用 SGMII 转铜缆布置、其中 TI 66AK2L06 SoC 根据所附的简化图与外部 PHY TI DP83867CSRGZ 进行通信。 我在这里只展示了互连的相关部分,因为我们的测试似乎指出了这里的一个问题。 显示了引脚/焊球和引脚名称。
我们在两者之间使用自动协商。 我们有一种 4 线配置、其中时钟和数据恢复在 MAC 中和 PHY 中执行、因此不需要额外的差分对即可为 SGMII 数据提供时钟。
这些问题涉及此处可能需要的外部终端。
问题 1、PHY 端接：
DP83867CSRGZ 数据表中说：“ PHY 在 SGMII 的接收和发送引脚上具有内置的 100 Ω 差分端接。“ 因此、我们假设此处的 PHY DP83867CSRGZ 端不需要外部端接元件？ 请确认这一点。
问题 2：SoC RX 输入端接：
然后、对于 SoC 端、我们似乎没有找到满足 SGMII 端接安排需求的足够好的说明。 66AK2L06 数据表有 300 页、但据我所能找到的、关于 SGMII 终端的可靠信息不够。
在本文档中：“KeyStone II 架构、串行器/解串器 (SerDes)、用户指南“ 第 12 章规定：
SGMII 规范要求低电压差分信号 (LVDS)、因此可能需要额外的端接。 端接的需求取决于链路伙伴器件中的内部端接。“
同一文档的第 15 章称为“串行器/解串器接收器校准“。 它显示了一个图、其中 RX+和 RX-输入端与接地端之间连接了 50 Ω 电阻器。 还显示“RX 端接在启动时自动校准。 目标差分阻抗由负载设置
串行器/解串器配置文件。 “
那么、这些是否真正存在物理端接电阻器、因此不需要外部端接电阻器？ 或“终止校准“是指 66AK2L06 根据使用 MCSDK 或 SDK 软件包设置的目标输入阻抗值在内部调整端接电阻？ 如果是、您能否提供有关如何更改此阻抗设置的更多指导？
问题 3：SoC TX 输出线
然后、对于 SoC TX、问题大致与 RX 相同。 第 14 章或上述文档讨论了“TX 驱动器输出摆幅和转换“和“TX 驱动器均衡“、但终端要求仍然不明确。
相关图纸再次使用术语“端接校准“。 同样的问题是：
是否需要外部端接电阻器？ 或“终止校准“是指 66AK2L06 根据使用 MCSDK 或 SDK 软件包设置的目标输入阻抗值、在内部调整端接电阻、也是针对 TX 的端接电阻？
问题 4：标称值为 0.85V 的“VDDALH SerDes 端接电源“是什么？ 如何使用该电压与端接相关？ 66AK2L06 数据表（表 10.2 建议运行条件）中提到了这一点。
非常感谢在这些方面提供专家帮助。
谨致问候、IIRO H
