[参考译文] TCAN1042H：有关 TIDA-01487 的问题

您好、Michael：

感谢您的快速答复。

(1) 这似乎显示了从总线的一端到另一端即从一端的 TXD 输入延迟到总线的另一端的延迟、如下所示、旨在说明从 U6 到 U7 的所有其他器件增加的延迟。  

I.e、图 10 和 11 所用的测量点 应用于 TP3（通道 1）和 U7 引脚 7（通道 2）、如设计指南中所述、其中这些点用于表征延迟线行为。 TX1 (U3A 引脚 1) 和 U5A 引脚 7 等内部节点也可用于调试延迟电路实现、但它们  似乎不适用于用于已发布波形的测量点。

客户确认此描述、令人困惑。

根据 2.4.3 CAN 总线仲裁逻辑、

延迟线路逻辑中有 210ns 延迟   

客户会考虑一些 IC 和 U7-7 引脚的传播延迟、   

SN74LV32A x2 3.6nstypx2  

ISO7721 11nstyp

TCAN1042H 55nstyp

总计 73.2ns

但是、图 10 和图 11 中的传播延迟并未添加这些传播延迟

这就是客户认为测量点不同的原因。

您能澄清一下吗？

——

感谢您的大力帮助与合作。

此致、

Shinichi  

尊敬的 Thomas Mauer (5601)： 

我看到您过去已经澄清了对参考设计的担忧。

您是作者还是您知道另一位可以帮助 双重确认 客户顾虑的联系人？ 谢谢。

此致、

Michael。

延迟线逻辑的重要时序路径是通过中继器的往返传播路径、而不仅仅是一个单独器件的传播延迟。
当左侧 CAN 总线首先变为显性状态时、在 TP6 / RX1 上会检测到此显性状态。 然后、仲裁逻辑通过以下路径将此状态转发到另一侧：

TP6 / RX1
→仲裁逻辑
→TP4/TX2_
→ISO7721
右侧 TCAN1042H 的→Ω TXD
→右 CAN 总线变为显性
右侧 TCAN1042H 的→Ω RXD 环回
→TP2/RX2
→ISO7721
→TP1/RX2_

这是相关的往返路径、因为对侧 RXD 信号返回到 TP1 处的仲裁逻辑。 仲裁逻辑使用该返回的信号来决定从 TP1 到 TP3 的路径是否必须保持阻断状态。

如果原始左侧总线现在从显性状态释放到隐性状态、则首先在 TP6 处看到此隐性转换。 但是、相同的隐性信息也需要时间通过对侧收发器路径传播并返回到 TP1。 在返回的信号也变为隐性之前、仲裁逻辑必须阻止从 TP1 到 TP3 的路径。 否则、TP1 处仍处于显性状态的返回信号会被转发回 TP3、并再次驱动左侧 CAN 收发器显性状态。 即使原始发送器已经发布、这也可能意外地将原始左侧总线保持在显性状态。

因此、延迟线逻辑会有意延迟阻塞路径的释放。 该延迟必须长于从 TP6 到 TP1 的往返传播延迟、以便隐性状态已完全传播通过另一侧并返回到仲裁逻辑、然后路径再次打开。

根据设计指南测量结果、测得从 TP4 到 TP1 的延迟约为 108.5ns。 这包括 ISO7721 正向路径、右侧 TCAN1042H 环回路径和 ISO7721 返回路径。

从 TP6 到 TP4 的额外逻辑延迟主要是仲裁逻辑路径。 使用两个 SN74LV32A 栅极延迟可得到大约以下值：
TP6→TP4≈2 × 3.6ns = 7.2ns（典型值

因此、预期的往返延迟约为：
TP6→TP1≈TP6→TP4 + TP4→TP1
TP6→TP1≈7.2ns + 108.5ns
TP6→TP1≈115.7ns（典型值

因此、相关的往返延迟典型值约为 116ns。

因此、选择标称 210ns 延迟线值时、要留有相对于该往返延迟的裕度。 它可确保在显性到隐性转换期间不会过早释放阻断的反馈路径。

设计指南中测得的延迟线值约为 228ns、可提供额外的裕度：
228ns - 116ns≈112ns 裕度

这也解释了为什么延迟线测量本身不应被解释为包括来自整个中继器路径的所有器件传播延迟。 延迟线路电路提供了专门的等待时间、而往返路径是此等待时间必须涵盖的传播延迟。

此致、
Thomas

尊敬的 Thomas 和 Michael：

感谢您的回复以及关于延迟线逻辑为何设置 210ns 的说明。

我将与客户分享。

另外、您能否回答有关图 10 的问题。

“问题“

关于图 10：
标题是“从电阻状态到显性状态的延迟“。
TP3 应为引脚 U8-1 处的 TXD。
通道 1 从 L 转换到 H
TXD 是 L：显性、H：隐性、因此波形和标题不匹配。
文本指出“它会增加从显性状态到电阻状态的 228ns 延迟。“
标题是否应为“从显性状态到阻性状态的延迟“？

通道 2 列为引脚 U7-7。
TCAN1042H 的引脚 7 为 CANH、其中 H 为显性状态、CANH L 为隐性状态。  
为什么在 U7-7 进行测量？ 它是 环路信号的中间。 为什么不在 TP4 处测量？

图 10 的一点是、由于存在延迟电路、从显性状态到隐性状态的转换时间是否快 228ns？

——

感谢您的大力帮助与合作。

此致、

Shinichi