[参考译文] TSM36CA-Q1：有关 TSM36CA-Q1 SPICE 模型中 RS 参数的问题

Other Parts Discussed in Thread: TSM36CA

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1656487/tsm36ca-q1-question-regarding-rs-parameter-in-tsm36ca-q1-spice-model

器件型号： TSM36CA-Q1
主题中讨论的其他部件： TSM36CA

仿真数据使用 Rs=1.0、但当为 IEC61000-4-5 运行 8u/20us 的仿真时、VCLAMP 值大于数据表“5.7 电气特性“中指定的值。 10A 和 20A 的值都​​大于数据表中指定的值。

当 Rs=0.5 发生更改时、该值处于数据表中指定的范围内。

我认为 Rs=1.0 不正确。

请验证这一点。

RS=1.0    VCLAMP=82.6V @Ipp20A

RS=0.5  VCLAMP=62.7V @Ipp20A

仿真电路  
电流源用于重现 8u/20us 浪涌。

=========== SPICE 模型============

.SUBCKT TSM36CA_Q1 IO1 IO2
 
LPAR1 IO1 IO1_L 1.109n
Rpar1 IO1_L IO1_R 0.02247
Cpar1 IO1 IO1_R 0.921p
 
TZ1 A IO1_R DbreakZ
DZ2 A IO2_R DbreakZ
 
Lpar2 IO2_R IO2_L 1.109n
Rpar2 IO2_L IO2 0.02247
Cpar2 IO2_R IO2 0.921p
 
.model DbreakZ D
+ is=1n
+ BV = 41
+ VJ=0.8
+ RS = 1.0   <= 0.5
+ IBV=10m
+ CJO=30p
+ TT=10p
+ M=4
 
结束 TSM36CA_Q1

==================