This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] THVD2450V:THVD2410V 逻辑输入过压容差

Guru**** 2952000 points

Other Parts Discussed in Thread: THVD2410V

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1657855/thvd2450v-thvd2410v-logic-input-overvoltage-tolerance

器件型号: THVD2450V
主题中讨论的其他器件: THVD2410V

您好:

对于 THVD2410V、逻辑输入 (D、DE、RE、SLR) 的绝对最大额定值为 VIO + 0.2V。

我的设计中由于附近的电源、逻辑输入偶尔会在超过此限值时出现短暂的正瞬态、我尝试确定瞬态是否会因为超过最大 VIO + 0.2V 约 100mV 而出现问题。 (VIO = 5V 时峰值电压为 5.3V)

  1. 逻辑输入是否有指定的最大注入/钳位电流?
  2. 器件是否通过 JESD78 闩锁测试、如果通过、使用了什么注入电平?
  3. 这些高于 VIO + 0.2V 的短时 (25ns) 偏移是否存在问题?

非常感谢!

Remus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    逻辑输入是否有指定的最大注入/钳位电流?

    我认为我们没有指定这样的规格。 根据我的理解、0.2V 表示如果高于 VIO 0.2V、会有一个二极管导通。 VIO 有一个二极管、如果高于 Vcc 的 0.2V、则可以导通。 Vcc 引脚的绝对最大值为 6.5V。 我认为 VIO 和 Vcc 都需要遵守。  

    器件是否符合 JESD78 闩锁测试要求、如果符合、使用了哪些注入电平?

    是的、我们对这些器件执行了闩锁测试。 我查阅了一些内部测试报告、从我看到的结果来看、它们通过了高达 1.5kV 的 CDM;另一项测试称为在+/–125°C 时的 CMOS 锁存–100mA。 闩锁测试不会失败。

    这些类型的 VIO + 0.2V 以上的短时 (25ns) 偏移是否有问题?

    否、如果由此产生的漏电流不会导致 VIO /Vcc 超过 6.5V、我认为在 25ns 内超过 0.2V 值 100mV 不会损坏器件。

    - Bobby