[参考译文] LSF0108：有关 LSF0108DGSR 的 VIH、VIL、VOH 和 VOL 的查询

admin

Other Parts Discussed in Thread: LSF0108

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1656167/lsf0108-query-regarding-the-vih-vil-voh-and-vol-of-lsf0108dgsr

部件号： LSF0108

尊敬的先生：

我们计划在我们的设计中使用电压电平转换器 LSF0108DGSR。我们的用例是 VrefA=1.2V、VrefB=3.3V。我们想知道这两侧的 VIH、VIL、VOH 和 VOL 电平。我们浏览了数据表、但找不到。有人可以就这个问题指导我们吗?

谢谢、此致

Raj Kishore

3 个月前

0 admin 3 个月前

TI__Guru**** 2964790 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Raj：

LSF0108 数据 I/O 引脚未指定 VIH、VIL、VOH 和 VOL 值、因为 LSF0108 是基于无源 FET 开关的电压转换器、而不是具有定义输入阈值或输出驱动电平的缓冲转换器。

对于 LSF0108、逻辑阈值由连接到转换器每一侧的器件决定。

每侧的高电平由外部上拉电压设置。在本例中、A 侧高电平约为 1.2V、B 侧高电平约为 3.3V

当一侧驱动为低电平时、导通 FET 导通并将另一侧拉至低电平。转换后的低电平将近似为驱动器件 VOL 加上导通 FET 上的压降、具体取决于上拉电流和开关的导通电阻。因此、应选择的上拉电阻值、以确保转换后的 VOL 保持低于接收器件的 VIL (max)、同时满足所需的上升时间规格。

谢谢。

0 admin 3 个月前

TI__Guru**** 2964790 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Brian、

感谢您提供详细信息。我观看了上行转换视频、并了解了 Vbias = VrefA+Vth；和 Vth =0.8V。另外,了解当 VrefA 侧驱动器驱动高电平并且信号电压与 VrefA 相同时,内部 FET 关闭,下一次从 Vefa 到 VrefB 的上行转换使用 VrefB 侧上拉 Res 如果我的理解在任何地方都有误、请纠正我。

在我们的设计中,VrefA 侧驱动器是 Xilinx FPGA,其 LVCMOS12 IO 电平信号的 VIHmin 为 0.8V。请确认,如果在最坏的情况下 FPGA 驱动 0.8V 考虑为逻辑高电平,转换器是否能够将信号电平转换为 3V3 电平?

谢谢

Raj

0 admin 3 个月前

TI__Guru**** 2964790 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

对于 FPGA'A 输出信号、您必须查看 VOH、而不是 VIH。实际输出电流为零、因此实际输出电压为 1.2V、这样可行。

0 admin 3 个月前

TI__Guru**** 2964790 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Clemens：

“对不起,我不知道该怎么办。“ 我的意图是 VOH。但我没有得到您的答案“ 实际输出电流为零、因此实际输出电压将为 1.2V、这样可行。“ 。您能详细介绍一下吗？

谢谢

Raj

0 admin 3 个月前

TI__Guru**** 2964790 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Raj：

我认为 Clemens 将 LSF 的输出驱动到下游器件的输入级、通过外部上拉电阻器连接到高输入阻抗或接近零的输出电流、因此 VOH 将非常接近 VCC。

此致、

插孔

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] LSF0108：有关 LSF0108DGSR 的 VIH、VIL、VOH 和 VOL 的查询