请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： DS90UB947-Q1
尊敬的团队：
你能就我的问题向我提供建议吗：
问题 1：
当 DS90UB947 设置双 ODLI 输入模式并在双 FPPD 链路 III 中手动配置时 模式：通过设置寄存器地址 0x58 位[1：0]=“11“b、像素时钟是否应该在每七个数据位中切换一次（如图 13 所示）、或者在每七个数据位中切换两次？
DS90UB948 数据表坚持如下、第 41 页。
这让我感到困惑。
7.4.1.2 单通道 FPD-Link III 输入、双链路 OpenLDI 输出
输入 RGB 数据被拆分为奇数和偶数像素、从奇数（第一个）像素输出 D0 到 D3、 然后从偶数（第二个）像素输出 D4 到 D7。 数据信号的分离从 DE（数据使能）从 逻辑低电平转换为高电平、从而指示有效数据。
在此配置中、单通道 FPD-Link III 帧内嵌入的 PCLK 速率范围为 50MHz 到 96MHz 、因此链路速率为 1.75Gbps (35 位× 50MHz) 至 3.36Gbps (35 位× 96MHz)。 每个 LVDS 数据 通道的运行速度为每 2 个 LVDS 时钟周期 7 位、因此串行线路速率为 175Mbps 至 336Mbps 。 CLK1 和 CLK2 以 PCLK 的一半速率运行、占空比为 57：43。
问题 2：
当 DS90UB947 手动配置为 Dula FPDLINKIII 模式时、是否也应将 DS948 手动配置为 Dula FPDLINKIII 模式？
MITA
