This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867E:DP83867 SGMII 寄存器映射

Guru**** 3001220 points

Other Parts Discussed in Thread: MIOTY

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1662130/dp83867e-dp83867-sgmii-register-map

器件型号: DP83867E

大家好、我将尝试使用 DP83867ERGZT 和 Xilinx zynqmp soc 对 SGMII 以太网连接进行故障排除。 铜缆/RJ45 侧看起来工作正常、Zynq 的 Petalinux 可识别 MDIO 总线上的 PHY 并进行某种配置、但以太网连接会反复连接并断开。 我在示波器上探测了 SGMII 信号、TX 线路(从 Zynq 到 phy)看起来像白噪声、但峰峰值约为 1V、因此似乎收发器正在执行某种操作。 在 RX 侧、它看起来也像白噪声、但峰峰值约为 500mV。 因此、它似乎也在做一些事情。

Phy 绝对是捆绑错误的 — 它根本没有绑带。 但 petalinux 在启动时进行一组配置。 我在配置后有器件寄存器的完整寄存器转储、希望有人可以查看并告诉我寄存器配置是否有任何问题。 或者,如果缺乏带子是一个巨大的问题,让我知道我们需要什么带子之前,它可能会工作. 谢谢!

PHY regs.txt 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joel:

    可以查看寄存器转储。 您还能分享 PHY 的原理图吗?

    此致、

    GREG

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    遗憾的是、我认为无法上传原理图。 我可能可以描述主要细节。 我们确实在 RX_CTRL 上有搭接 — 6k 上拉至 3V3、2.5k 下拉至 GND。 我们配置为 4 线 SGMII、TX 对进入 FPGA GTR TX 通道、Rx 对进入 FPGA GTR Rx 通道。 在 Phy 引脚 14/15 之间有一个具有 27pf 负载电容器的 25MHz 晶体。 MDC 和 MDIO 引脚路由至 FPGA MIOTY、在 MDIO 上具有连接至 3V3 的 1.5k 上拉电阻。 三个 LED 引脚只需在 LED 之后通过一个 470 欧姆的串联限流电阻器接地即可连接到 LED。 引脚 12 (RBIAS) 具有 11k 接地端、引脚 20 (JTAG_CLK) 具有 1k 接地端。 然后有以太网线连接到磁性元件和 RJ45。 我知道 MDIO 总线工作正常、因为我已经对其进行了探测、可以通过 Linux 工具读取/写入寄存器。 以太网侧看起来正确、因为在将以太网电缆插入计算机后 LED_0 和 LED_1 LED 都亮起、表示已建立 1000Gb/s 链路。 这些问题似乎出在 SGMII 方面。 LED_3 在尝试协商连接时会间歇性地闪烁、但计算机将反复表示连接失败。 如果您需要任何其他信息、请告诉我。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joel:

    感谢您的详细信息、如果您愿意、也可以通过 E2E 私人消息发送原理图(仅对我可见)。

    此致、

    GREG