我有一个 DP83869连接到具有 RGMII 的基于 FPGA 的 MAC，我正在使用 Ixia 在设备上发送 UPD 数据包，AM 信号点击 RGMII Rx 和 Ctrl 行。 如果我将其设置为在 RGMII Ctrl 行为0x01时触发，那么我将看到数据包应该位于的巨大间隙，但 MAC 不会接收到数据包。
第二个至下信号是 Rx_Ctrl 行，在有效数据包期间，信号为0x3。 底部信号是 Rx_data 行，在向右的巨大差距期间，数据包应该位于该行，但 PHY 不发送任何数据包，而且 Ctrl 行是0x1，这似乎不正确。
我找不到任何有关 RGMII 标准的信息，因此我不知道这意味着什么，但显然有些事情是不对的。
任何见解都值得赞赏，
雷蒙德
RGMII 信号是双倍数据速率，因此我正在从 DDR GPIO 块中采样信号。 这将显示两个时钟周期的数据，并将 Ctrl 转换为2位字段。
遗憾的是，捕获工具无法捕获时钟，因此无法对 RX_CLK 进行采样。
不确定这是否有帮助，但下面是更多的屏幕抓图： 放大的数据包很好
放大的错误数据包
雷蒙德您好，
该团队希望了解此问题的发生率以及不同类型的数据包的发生频率。
一些建议：
如果您要增加 IPG，会发生什么情况？ 这 会对事情有所帮助吗？
如果被测设备处于主模式而不是从模式，而 Ixia 是从模式，会发生什么情况？ 我们认为这可能与 RGMII 无关，而是时钟质量的差异，因为 DUT 和 Ixia 之间的转换解决了问题。
如果调整注册器0x53[3:0]，会发生什么情况？ DP83867中有一个设置可能适用于 DP83869中有关 IPG 的设置。
顺祝商祺！
杰罗姆
这是由于 PHY/MAC 寄存器的写入方式以及操作过程中无法访问这些寄存器的要求。
过去，我们对该设备的 PHY 进行了深入研究。 直接从晶体/PLL 测量是不好的做法，因此所有读数都是从 CLKOUT 采集的。 该主板的 ppm 在规格+/-10ppm 范围内，同时带有直肠和 PLL。 我们还测量了 EVM 的 CLKOUT，并看到了+400ppm 的 ppm。 波形发生器的准确度将低于在 FPGA 上使用 PLL 驱动 PHY 的准确度。
以下是在 PHY 回送模式下使用此设备和 EVM 运行的测试
我们尝试了所有不同的主/从模式组合。 当 Ixia 设为主模式时，平均性能损失约为2%，损失约为1.2%。 Ixia 默认为从属设备。 一旦在 Ixia 和 DUT 之间插入交换机，所有数据包丢失问题都会再次消失。
我们也就这个问题与 Ixia 联系过，但尚未得出任何结论。
