请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：XIO2001 大家好，团队
我的客户正在使用 XIO2001，希望确认我们对迹线长度要求的理解。
我们的理解是 ，时钟信号需要比总线信号轨迹长，CLKOUT6需要比提供给下游设备的时钟长一些。 换言之：
- 从 CLKOUT6到 CLK 的反馈时钟轨迹必须长于 CLKOUT0的轨迹。
- CLKOUT0的轨迹必须长于最长的 PCI_AD[]轨迹。
PCI_AD 跟踪是否还包括与地址/数据并行运行的任何附加 PCIe 同步控制信号？
此致，Diego Lewis
