This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1075283/dp83848-ep-could-you-check-if-the-schematic-is-right
您好，专家。
我正在使用 dp83848绘制示意图。
您能否检查线路图是否正确？
我将使用 am65xx 处理器并连接 RMII 接口。
我附上了示意图。
真的非常感谢。
e2e.ti.com/.../11-Ethernet.pdf
您好，国贤，
感谢您联系我们。 请给我几天时间详细介绍示意图并向您提供反馈。 我将在星期一(2月14日)之前对你作出答复。
－ 此致， 高库尔。
好的，谢谢！
感谢国贤的耐心。
该示意图外观良好，但下面提到的一些情况除外。
如果您有任何其他疑问，请告诉我。
感谢您的热情响应！
我对你的回答第3点有疑问。
我在数据表5.4.4 PHY 地址中阅读了一些关于 phy 地址的评论
“由于 PHYAD[0]引脚内部上拉电阻器较弱，PHYAD[4]引脚内部下拉电阻器较弱，PHY 地址的默认设置为00001 (0x01h)。”
它说 PHYAD[0]向上拉，而其它的则在内部向下拉。 所以我可以猜测，如果我不对 PHYAD[0-4]进行任何外部提取，它将处于 phy 地址1的状态。
你怎么看？
你说应该拔出 RX_DV 引脚，但数据表没有说明引脚与 phy 地址是相对的。
这是什么？
此致。
真的非常感谢
你是对 PHYADDR[0]的正确认识。 即使列中没有上拉，也应该正常。 我没收到这个。 由于目的是使用 RMII 模式，因此需要对 RX_DV 进行提取。
您好，
我修改了原理图。
请最终检查一下？
非常感谢
e2e.ti.com/.../4721.11-Ethernet.pdf
PFA，带有注释的原理图。
e2e.ti.com/.../4721.11-Ethernet_5F00_feedback.pdf
如果还有其他问题，请告诉我。 否则，请将查询标记为已解决。
谢谢！
