[参考译文] DP83867IS：RGMII 正时

admin

Guru**** 2811815 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1078203/dp83867is-rgmii-timing

部件号：DP83867IS
“线程：测试”中讨论的其它部件

你好，团队

客户希望了解数据表上的7.10 RGMII 计时。你能支持吗？

1. 他们是否需要创建 PCB 布局以满足7.10 RGMII 时序要求？

7.10 RGMII 正时是否随 VDDIO 电压(1.8V/2.5V/3.3V)而变化？

3.以下是 MAC 接口的时间安排？
Tskew 数据到时钟输出偏差(发送器处)

TsetupR 数据到时钟输入设置(在接收器–内部延迟时)

TholdR 数据输入时钟保持(接收器处–内部延迟)

4. 以下时间安排是否保证了设置和保持1.2 ns (最小值)以应对延迟的 RXC 上升/下降？

TsetupT 数据到时钟输出设置(发送器处–内部延迟)

THOLDT 时钟到数据输出保持(发送器处–内部延迟)

此致，

北之高桥

4 年多前

0 admin 4 年多前

TI__Guru**** 2811815 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Takahashi-San，

1.需要同时满足 PHY 和 MAC 的延迟规范，以保证操作。

2.数据表中的规格适用于所有 VDDIO，时间随 VDIOO 的不同而不同

3.它们位于 PHY 侧。

4.我们通常确保时间符合要求的方法是延迟发送器或接收器，如果您延迟接收 PHY，则不能延迟 TX MAC 端，反之亦然，其中一个需要延迟，可以检查 RGMII 时间以满足这种情况下的要求。

最佳

阿龙

0 admin 4 年多前

TI__Guru**** 2811815 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

阿龙

当他们在 RGMII，100Mbps 和所有相同长度的 PCB 轨迹上使用该设备时，您能否告诉建议的 RGMII 接收时钟延迟和 RGMII 发射时钟延迟？

您还能解释如何计算延迟时间吗？

他们需要决定延迟时间，但不确定如何决定延迟时间。如果您需要更多有关钙化的信息，请告诉我。

此致，

北之高桥

0 admin 4 年多前

TI__Guru**** 2811815 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

阿龙

请帮帮我。

此致，

北之高桥

0 admin 4 年多前

TI__Guru**** 2811815 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Takahashi-San，

请查看以下图片以了解推荐的 RGMII 时钟延迟和标准。

我不知道您如何计算延迟时间，如果上述规格对您的查询没有帮助，请详细说明您的意思是“如何计算延迟时间”。

在 RGMII 中，时钟必须倾斜才能运行。

最佳

阿龙

0 admin 4 年多前

TI__Guru**** 2811815 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

阿龙

我认为客户需要调整 RGMIIDCTL 寄存器的延迟计时，以满足建议的 RGMII 时钟延迟和您显示的标准。

我不确定如何决定延迟时间。我认为延迟时间可以调整。你能就此提供建议吗？

此致，

北之高桥

0 admin 4 年多前

TI__Guru**** 2811815 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Takahashi-San，

我与团队确认，您不需要计算时钟延迟，只有几个时钟延迟可供测试，一旦您发现有效的时钟延迟范围，请测试哪个时钟延迟提供最佳结果。

我希望这能有所帮助。

最佳

阿龙

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83867IS：RGMII 正时