请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：SN65LVDS100 线程中讨论的其他部件：CDCLVD2102，
您好，
我想使用此设备将时钟缓冲到 FPGA，该 FPGA 还具有相位噪声输入要求(多个频率的 DBC 值)。
您是否有此设备的相位噪声图结果？ (例如，您放在 CDCLVD2102设备的数据表中)。
谢谢
您好，
我想使用此设备将时钟缓冲到 FPGA，该 FPGA 还具有相位噪声输入要求(多个频率的 DBC 值)。
您是否有此设备的相位噪声图结果？ (例如，您放在 CDCLVD2102设备的数据表中)。
谢谢
是否有方法像 连接的图片一样将此信息传输到相位噪声值(而不是抖动)？ 
