• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 544 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TFP401A：Rx引脚打开时QE/QO引脚的状态

admin
Guru**** 2393725 points
Other Parts Discussed in Thread: TFP401

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1084373/tfp401a-the-state-of-qe-qo-pins-when-rx-pins-are-open

部件号：TFP401A
主题中讨论的其他部件：TFP401

大家好，

1.您能告诉QE/QO引脚在Rx-pins打开时的状态吗？   当rx-pins打开时，QE/QO引脚的状态似乎不确定。  数据表中是否对此进行了描述？

2.是否有任何方法可以防止在输入打开时输出的不确定状态？  

3.客户提到不确定状态的电压水平可能会在设备上发生变化，有时不确定的信号可能会影响连接到QE/QO针脚的设备操作。 有人对此发表意见吗？

此致，

高桥北行

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noriyuki-san：

      此TT已分配，将 很快回复。

    此致

    Brian

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noriyuki-san

    它们的 PDO是否过低？ 将PDO拉低会将所有输出驱动器(CTL1和SCDT除外)置于高阻抗状态。

    如果未连接，PDO引脚上的内部上拉将TFP401/401A默认为正常的非断电输出驱动模式。

    谢谢

    David

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    David，

    PDO在10kOhm的情况下被提高3.3V。 您的意思是他们应该将PDO引脚拉低以防止  QE/QO引脚处于不确定状态吗？

    他们希望防止 QE/QO引脚的状态不确定，因为不确定的状态可能会损坏与QE/QO引脚连接的设备。 他们对此有何评论？

     

    此致，

    高桥北行

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noriyuki-san

    向下拉PDO将使输出驱动器进入断电状态。 在输出驱动器断电状态期间，输出驱动器(SCDT和CTL1除外)被驱动至高阻抗状态。

    您可以将SCDT从外部绑定到PDO，以便在链路处于非活动状态时关闭输出驱动程序。

    谢谢

    David

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    David，

    请让我再确认一次。

    1.客户了解 当Rx引脚打开时QE/QO引脚的状态成为无限输出。  这是数据表中描述的不确定输出吗？

    连接 到QE/QO引脚的FPGA可以接收到无限 信号，并意外工作。  

    2.如果QE/QO引脚进入电源控制模式，输出是固定在低电平还是高电平？  他们想知道如何解决

    将401.6973万将PDO下拉将使输出驱动程序进入断电状态。

    他们想知道如何解决FPGA可能接收 到无限 信号并意外工作的问题。

    此致，

    高桥北行  

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noriyuki-san

    他们是否尝试过将PDO拉低，并看到FPGA可以正确接收信号？

    谢谢

    David  

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    David，

    还没有。 他们希望提前确认这些问题。

    此致，

    高桥北行

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noriyuki-san

    1.客户了解 当Rx引脚打开时QE/QO引脚的状态成为无限输出。  这是数据表中描述的不确定输出吗？

    否，数据表仅显示"如果未连接，PDO引脚上的内部上拉将TFP401/401A默认为正常的非断电输出驱动模式。"

    连接 到QE/QO引脚的FPGA可以接收到无限 信号，并意外工作。  

    2.如果QE/QO引脚进入电源控制模式，输出是固定在低电平还是高电平？  他们想知道如何解决

    我相信在这种情况下，他们会被压低。

    谢谢

    David