• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 862 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP8.3867万IS：数据表查询(顺序和节能)

admin
Guru**** 2874030 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1086917/dp83867is-datasheet-queries-sequence-and-power-saving

部件号：DP8.3867万IS

大家好，

请帮助我回答以下数据表问题吗？

1.数据表7.6 中T1，T2和T3的最大允许值是多少？
(我认识 到此线程中已给出T1要求。 T2和T3怎么样？)

2.释放RESET后，为了避免在对寄存器设置进行编程之前意外链接，我的客户希望使用POWER_DOWN引脚。
在释放重置信号之前，Power_Down针脚是否应该断言为低电平？
此外，在释放重置后，POWER_DOWN引脚低到高是否有任何定时要求？

3.在数据表8.6 ．22中，哪一项是节省功耗的最佳LED_GPIO _SEL和LED_2_SEL配置？ 我的客户将仅使用LED_0和LED_1针脚。

4.在数据表8.6 ．96中，禁用CLK_O_DISABL是否有助于节省功耗？

5.在数据表8.6 .97 GPIO复用器控制寄存器中，哪一项是节省功耗的最佳GPIO _1_CTRL和GPIO _0_CTRL配置？ 我的客户不会使用GPIO 0和GPIO 1。

6.能否告诉我建议的寄存器设置以节省功耗？ 我的客户希望关闭尽可能多的电路块以节省电源。

7.不访问MDIO接口时，是否可以停止MDC时钟供应？

8.停止MDC时钟后，我想再次访问MDIO，如果我再次提供MDC时钟是否正常？  提供MDC时钟后，在访问MDIO之前等待一段时间是否更好？

此致，

伊藤

  • 0
    TI__Guru**** 2874030 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Itoh-san，

    数据表部分7.6 中没有T1，T2，T3的最大指定值。

    我们没有这种特征，但我们怀疑PHY的POR在PWDN甚至可以注册声明之前将优先。 我们没有关于PWDN计时的任何数据。

    您的大多数问题都与节能有关，因此我将在这里回答所有问题。 除了调整速度(系统要求)和提供1.8V电源外，禁用CLKOUT和GPIO的配置在技术上节省了电源，但与速度和电源调整相比，这将是非常小的。 PHY的大部分功耗都是由于其正常运行，因此，通过禁用/修改CLKOUT/GPIO引脚状态不会节省大量的功耗。

    在不需要SMI访问时停止MDC时钟是非常好的。

    此致，

    Gerome

  • 0
    TI__Guru**** 2874030 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Gerome-san，

    感谢您的支持。

    我不理解您对第2项的回答。

    >"我们没有这种特征，但我们怀疑PHY的POR在PWDN甚至可以注册声明之前具有优先权。"

    您能用更直接的表达方式再次回答吗？

    此致，

    伊藤

  • 0
    TI__Guru**** 2874030 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Itoh-san，

    感谢您的查询。

    为了进一步解释，当Reset被释放且PHY正在经历其脱离该状态的过程时，PWDN引脚断言将不会注册并生效，直到PHY脱离Reset (重置)状态。 因此，在释放Reset (重置)信号之前，可以断言LOW (低)。 但是，这一点尚未经过测试以确认。

    此致，

    Gerome

  • 0
    TI__Guru**** 2874030 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Gerome-san，

    关于重置取消声明后的PWDN声明计时，您说，您没有任何有关PWDN计时的数据。

    我的客户认为，PWDN至少应在 T2=120ns (从取消声明重置开始的硬件配置锁定时间)后声明为高。

    请 您发表意见。

    此致，

    伊藤

  • 0
    TI__Guru**** 2874030 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Itoh-san，

    同样，我们没有任何有关PWDN计时的数据。 但是，您在7.7 部分中看到的时间是物理层采样捆扎电压(T2)然后将这些捆扎引脚转换为常规操作(T3)所需的时间。 您的客户是否在PWDN模式下尝试编程PHY以避免意外链接？ 如果是这种情况，则必须在T1之后再进行一点，因为MDC/MDIO访问在重置后已准备就绪。 一旦您的客户完成注册编程，他们就应该发布PWDN。  

    此致，

    Gerome