团队，
我的客户对DP8.3867万E有如下疑问：
我还有一个关于SGMII计时的问题。 我们的MAC (Xilinx ZU9 IP核心，MPSoC UltraScale +)需要125 MHz，用于以太网的一对差分时钟输入(mgt_clk_p/mgt_clk_n )，而不考虑模式(SGMII，RGMII等)。 看起来，DP8.3867万E在SGMII模式下仅提供625 MHz的信号源，因此我们的时钟需要来自PHY以外的其他外部信号源。 这是否正确，或者是否有其他选项？ PHY单端RX_CLK只能在RGMII模式下工作，并且与速度有关，正确吗？ (10/100时为25MHz，1000MHz时为125MHz)。
我尝试降低RGMII模式和SGMII模式的各种时钟要求，
我们需要为Xilinx SGMII内核参考时钟提供固定的125MHz时钟输出。
下面的说明来自TI DP8.3867万E 数据表(9.seems部分，表示无法将时钟输出引脚“固定”为125MHz，而不受10/100/1000接收数据速率(1000Mbps时仅为125MHz)的影响。 您能否确认没有其他方法可以为时钟生成与数据速率无关的125MHz输出？ 我们为PHY提供了一个非常稳定的25MHz振荡器，如果有可能的方法，我们希望将PHY时钟输出用于125MHz输出。
9.3 3时钟输出
DP8.3867万具有多个内部时钟，包括本地参考时钟，以太网传输时钟和
以太网接收时钟。 外部晶体或振荡器为本地参考时钟提供刺激。 。
本地参考时钟充当设备中所有时钟的中心源。
本地参考时钟嵌入到传输网络数据包流量中，并从网络中恢复
接收器节点上的数据包通信。 接收时钟从接收的以太网分组数据流恢复
并锁定到伙伴中的传输时钟。
使用I/O配置寄存器(地址0x0170)，可以将DP8.3867万配置为在内部输出这些数据
时钟通过CLK_OUT引脚。 默认情况下，输出时钟与X_I振荡器/晶体输入同步。 。
默认输出时钟适合用作另一个DP8.3867万设备的参考时钟。 通过寄存器
输出时钟可以配置为以125 MHz数据速率或除法与接收数据同步
5速率25 MHz。 它还可以配置为输出线路驱动器传输时钟。 在中操作时
1000BASE-T模式下，输出时钟可配置为四个发送或接收信道中的任何一个。
谢谢！
亚伦
