This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/580100/sn65dsi84-dual-link-clocks
在双链路模式下，时钟A和时钟b是否保证相互同步？ 换言之，我是否可以只为时钟A的所有8个数据通道设置时钟频率，如果需要，是否可以忽略时钟b？
您好Eric，
从理论上讲，两个LVDS接口之间的CLK分布应该几乎相同，因为两个LVDS CLKS都是从一个CLK源生成的，因此它们在两个LVDS接口之间的分布是相同的，正如数据表所说的那样。 偏移可能是由于其他不匹配导致的，但不应大于10ps。
此致，
Joel
