[参考译文] DS32EL0421：输出时的预期抖动/最大输入时钟抖动

admin

Other Parts Discussed in Thread: DS32EL0421

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/581913/ds32el0421-expected-jitter-on-output-max-input-clock-jitter

部件号：DS32EL0421

您好，

对于DS32EL0421，在以3.125Gbps工作的数据输出中，~300MHz输入时钟的抖动会发生什么情况？抖动是通过未衰减还是增加？例如，假设我在~300MHz时钟上有10p秒的抖动，那么3.125Gps输出数据的抖动是什么？

另一个问题是，DS32EL0421的数据表讨论了与输入时钟抖动过大相关的设备性能。是否有最大输入时钟抖动的规格？

感谢您提供任何反馈，

-Amanda

8 年多前

0 admin 8 年多前

TI__Guru**** 2468610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Amanda：

抖动传输功能-3dB带宽显示数据表第9页上CML计时规格表上的输入时钟抖动。给定3.125Gbps，-3dB带宽为300kHz。对于10psec抖动，它是抖动的振幅。抖动设置配置文件的频率和波形是多少？如果抖动频率达到抖动峰值(270Khz至300kHz，在-3dB带宽–PLL环路带宽之前)，则抖动也可能会增加抖动峰值。如果抖动在方形波形中，PLL可能难以跟踪抖动并失去串行器中的锁定。所有这些因素都可以提高抖动性能。如果抖动频率高于300kHz或更高，则抖动将在PLL环路带宽后衰减。它取决于PLL之前的抖动频率和环路带宽/抖动传输功能。

要对此进行评估，您可以使用J-Bert N4903A生成串行器输入时钟的抖动，并使用DPOJET测量范围测量抖动源频率下的输出抖动。测试设备必须能够分离频率并读取抖动，这一点非常重要。我们没有关于此串行器测试的特征参数数据。

此致，
Dennis

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DS32EL0421：输出时的预期抖动/最大输入时钟抖动