[参考译文] PCA9306：适用于1.8V和lt;-> 3.3V，2.5 MHz以太网MDIO/MDC？

您好Jonathan：

要回答您的问题，是的，PCA9306适用于以太网MDIO应用程序，并且已成功实施。

首先，关于带宽，您是正确的。 可靠通信的目标是在基本时钟频率的第5谐波处具有大于-3dB的带宽。 数据表的图3给出了带宽曲线，该曲线显示-3dB膝关节的带宽大于100Mhz，并且可以轻松处理2.5MHz MDC时钟信号的第5谐波12.5MHz。

关于上拉电阻器，数据表留下了一些空间，可能会导致以下两项陈述混淆，我将尝试澄清这两项陈述。

在9.1 第1节中，“与标准I2C系统一样，上拉电阻器需要在转换器总线上提供逻辑高电平。 这些上拉电阻器的大小取决于系统，但中继器的每一侧必须有上拉电阻器。'

在第9.2 节中，2.1 指出" I2C总线主输出可以是推拉式或漏极开路(可能需要上拉电阻器)，I2C总线设备输出可以是图腾柱式或漏极开路(需要上拉电阻器才能将SCL2和sda2输出拉至Vdpu)。 但是，如果任一输出为推挽式，则数据必须是单向的，或者输出必须具有三态能力，并由某种方向控制机制控制，以防止在任一方向出现高到低的争用。 如果两个输出均为漏极开路，则无需方向控制。

由于我们正在讨论MDC时钟信号，我将在描述中使用SCL1/SCL2针脚。 但这只是一种命名约定，从物理角度看，SCL和SDA引脚之间没有区别。

将SCL1和SCL2引脚之间的FET可视化，其中源连接到SCL1，漏极连接到SCL2，栅极连接到EN引脚。 此外，从数据表中，EN和VREF2 (排卸)连接到Vdpu。

对于推挽式应用，只要数据是单向的，并流入器件的SCL1侧和从SCL2侧流出，就可以从器件的SCL1侧卸下上拉电阻器。 当MDC信号被拉为"低"时，SCL1基本上接地，并且FET的Vgs大于阈值，在漏极(SCL2)和源(SCL1)之间建立通道。 此时，电流将开始向下拉SCL2侧。

当MDC信号被推至"高"时，Vgs将小于阈值，且SCL1和SCL2之间的信道将会消散。 然后通过SCL2上所需的上拉将SCL2拉高。

需要注意的是，即使SCL1引脚驱动高低，当信号为"低"时，它仍需要吸收器件SCL2端所有上拉电阻的电流。 应选择上拉电阻的值，以使其不超过MDC源的当前接收器规格。

最后，我想澄清的最后一点是，装置的SCL及SDA通道是互相独立的。 "如果任一输出为推拉式，则数据必须是单向的..."这句话基于每个通道。 这意味着MDC信号可用于推挽式配置，而MDIO可用于在PCA9306设备两侧上拉的漏极开路配置中，没有任何问题。

我也不记得MDIO规范中的特定上升/下降时间，但我相信总线电容是指定的。 根据个人经验，我也知道巴士的总长度是非常重要的，而且必须足够短，以便不引入反射。 使用某些电平自动感应双向电平转换器时，反射会导致方向切换，从而损坏仍在尝试传输的数据。 但是，只要您的总线运行良好，PCA9306就应该是适合您应用的好设备。

我希望这份详细的答复能解答您的所有问题和顾虑。

此致，
乔纳森

你好，Jonathan：

1.是的，我认为如果您将时钟速度扩展到10MHz，根据已发布的信息，您就可以了。  我个人没有尝试过这么快的速度，所以我无法肯定地与100 % 说话。  但从带宽曲线来看，这应该是可行的。  对于您的实际总线，还需要考虑其他因素，例如总线电容和负载以及上拉电阻强度等。  其他一些参数可能会规定您可以达到的最大速度，因此可能值得快速评估。

2.不是，LSF0102和PCA9306是非常相似的器件，其中任何一种都应在您的应用中同样出色。  关于我对导致错误方向更改的反射的评论，PCA9306或LSF0102可能不像其他具有不同架构的级别转换器那样容易受到问题的影响。  例如，TXS0108设备使用边缘速率加速器(一次激发)来提高整体数据速率。  。  这些问题可能与反思有关。  但是，PCA9306和LSF0102具有更简单的体系结构，一旦电压再次超过阈值，应能迅速恢复。

此外，为了澄清我之前对液位转换如何发生的描述，FET没有专用的源或排放侧。  设计是这样，如果任一端被拉至低于阈值电压，则FET将被禁用。  当MDC数据为推/拉时，数据是单向的，可以假定源侧来自控制器侧。  但是，当数据是双向的并且两侧都有上拉时，设备两侧的电压转换将导致FET响应，就像该侧是“源”侧一样。

此致，

乔纳森