请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DP8.3867万E 团队，
我的客户有以下问题：
此时，我正在使用DP8.3867万E clk_out引脚在其中一台DP8.3867万E设备上创建固定25MHz输入时钟副本，并在其它地方生成125MHz时钟。
能否确认clk_out的以下默认操作正确？ 另外，哪个带式引脚用于禁用clock_out？ 数据表中没有明确说明。
从数据表的9.3 第3节：
使用I/O配置寄存器(地址0x0170)，可以将DP8.3867万配置为在内部输出这些数据
时钟通过CLK_OUT引脚。 默认情况下，输出时钟与X_I振荡器/晶体输入同步。 。
默认输出时钟适合用作另一个DP8.3867万设备的参考时钟。
此致，
亚伦
