This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS92LV1212A:DS92LV1021A &DS92LV1212A SPI系列

Guru**** 2455560 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/603517/ds92lv1212a-ds92lv1021a-ds92lv1212a-serdes-for-spi

部件号:DS92LV1212A

我们正在考虑使用"DSLV1212A 16-40 MHz 10位总线LVDS随机锁定解串器,带嵌入式时钟恢复",与DS92LV1021A串行器配合使用,用于具有多芯片选择的SPI数据。

(这适用于SPICLK,SPISIMO和多个SPICSn;对于SPISOMI,我们很可能使用专用的非序列化diff驱动程序。)

特别是,我们正在考虑进行这种"开环",在这种情况下,我们不会启动同步模式,而是依赖于12A的随机锁定初始化和重新同步。

我们希望通过避免数据表中描述的重复性多转换(RMT)模式,避免出现"错误锁定"的可能性。

RMT危险看起来与相邻DIN刀头彼此的行为方式密切相关。  特别是,保持低一点,而相邻的保持高一点。  这将在我们的系统中通过定义实现,在系统中,我们有多个位用于SPI芯片选择。

我们可以做些什么来最小化或描述这种RMT风险?  我们可能只会使用4个左右的芯片选择,这将导致4个左右的位未使用。  通常,我们认为最好的做法是将这些双边投资条约联系起来。   为了避免RMT,我们是否最好将它们连接到某种不同的信号?

成功同步后,我们的数据中的RMT模式可能会导致我们失去锁定,这有什么风险?

当我们不在SPI事务的中间时,我们可能会确保所有10位都是高的。  当与DS92LV1021A的所有10位都保持在高位时,DS92LV1212A重新同步的最坏情况时间是多久?

--谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,
    我们正在对此进行调查,并将尽快向您提供更新。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    您对此有更新吗?

    --谢谢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我们尝试决定是在此零件中进行设计,还是使用不同的设计。 了解同步行为是此决策的基本组成部分。

    特别是,了解在实现初始同步后丢失同步的危险程度非常重要。

    --谢谢