• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 433 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS25BR100：在DS25BR100之后，帧捕捉器无法识别LVDS信号

admin
Guru**** 2457760 points
Other Parts Discussed in Thread: DS90CR287, DS25BR100

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/605102/ds25br100-lvds-signals-not-recognized-by-a-frame-grabber-after-ds25br100

部件号：DS25BR100
主题中讨论的其他部件：DS90CR287，

您好，

我们的客户正在使用 DS25BR100作为缓冲器将LVDS传输到帧捕捉器，帧捕捉器无法识别信号。  但是，如果 有第三方中继器(由SerDes DS90CR288和DS90CR287组成)介于两者之间，则帧捕捉器可以识别LVDS信号。  以下是捕获的信号。  很明显，没有中继器的信号强度更高。  我们有什么可以研究的吗？

谢谢你  

没有第三方中继器

中继器位于 DS25BR100和帧捕捉器之间

此致，

Kevin

  • 0
    TI__Guru**** 2457760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Kevin：

    DS25BR100正在使用哪些设备设置？

    您可能需要将CTLE和DEM设置为0 dB值，以查看这是否有帮助。

    此致，

    李

  • 0
    TI__Guru**** 2457760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Lee，

    当在EQ被拉低时捕获上述波形，而PE被拉高时，均衡水平较低，而预强调水平为中。 我们已尝试将PE拉低以禁用预强调，但结果相同。 我们有什么建议可以尝试吗？ 顺便说一下，我们如何将CTLE和DEM设置为0dB？ 谢谢你

    此致，

    Kevin
  • 0
    TI__Guru**** 2457760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Kevin：

    EQ=0时可达到最小CTLE。  当PE=0时，有0 dB的预强调。

    PE=0波形的外观如何？  复位器波形上似乎有更多反射。

    此致，

    李

  • 0
    TI__Guru**** 2457760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Lee，

    感谢你的帮助。  问题已解决。  它实际上是FPGA，而不是DS25BR100。  谢谢你

    此致，

    Kevin