This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI85:SN65DSI测试模式和不可纠正的ECC错误

Guru**** 2460850 points
Other Parts Discussed in Thread: SN65DSI85

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/600048/sn65dsi85-sn65dsi-test-pattern-and-uncorrectable-ecc-error

部件号:SN65DSI85

大家好,

我的客户BOE正在评估SN65DSI85,他们对该设备有两个问题,如下所示。附件是sch and reg设置,您好吗? 谢谢。

1.在测试模式下 ,测试图案是什么样子? 他们希望将其与测试结果进行比较

2.在正常模式下,它们会从CSR 0xE5中读取0x20,表示 不可纠正的ECC错误。是否建议ECC错误的可能原因? 开机顺序是否有问题?  

Kevine2e.ti.com/.../DSI-LVDS.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Kevin,

    SN65DSI85似乎在示意图中设置正确。

    能否使用DSI调谐器配置设备?  您可以 导出.dsi文件(或拍摄一些屏幕截图)。 它将帮助我轻松了解您的设置。  我还需要您共享面板数据表以确认配置的参数。

    这是DSI85应显示的模式。

    可能在初始设置期间设置了。 您必须检查清除后是否将此位设置回1。 如果您继续检测错误,则DSI 输入可能存在 信号完整性问题。您需要检查DSIA接口上的计时(设置/保持)。  也许您可以更改DSI85 RXEQ级别,查看错误是否消失。

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joel,您好!

    感谢您的回复, 请检查附件DSI_0516.zip中的.dsi设置。

    客户还没有面板的数据表,下面是系统方框图和解决/消隐时间设置。

     8890可输出分辨率为2160*2400,2400,色深为24位的视频流。 两个MIPI端口分别处理图像的左半部分和右半部分,因此每个MIPI端口的分辨率为1080*2400。2400。 8890的每个MIPI输出都连接到SN65DSI85。 SN65DSI85设置为2端口LVDS,传输偶数和奇数数据。然后LVDS数据发送到FPGA,FPGA将在其缓冲区中接收所有数据,在接收竞争图像后,数据将发送到LVDS至MIPI桥接IC,然后发送到面板。  

    8890输出的空白设置为 vsa=2/vfp=8/vbp=6/hes=10/hfp=120/hbp=40

    客户已尝试使用适配器板将MIPI输出从8890直接连接到面板,MIPI时钟为487MHz,面板可以接收数据并正确显示图像。 但是,当他们将8890输出连接到SN65DSI85时,他们会收到 不可纠正的ECC错误。

    对于CSR,客户已尝试将0x11寄存器修改为0xFF,问题相同。您对CSR设置有其他建议吗?  

    您是否有客户在测试其系统时所遵循的DSI输入单的测量结果?  

    开机顺序是否会导致此问题?  

    Kevin

    e2e.ti.com/.../DSI_5F00_0516.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Kevin,

    根据我的理解, 即使通过 写入1值来清除错误,您也会继续检测错误。

    关于通电要求,请注意,当声明EN (从0转换到1),而DSI CLK = LP00时,可能会发生意外行为。

    请确保在断言EN引脚之前,所有的MIPI输入驱动到LP11 (所有MIPI DSI差动对的P和N对驱动到单端高~1.2V)

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joel,您好!

    是的,即使我们尝试清除错误,我们也会继续检测错误。

    对于通电序列,当EN 0->1时,MIPI输入被驱动到LP11。但他们的CSR reg不受AP控制,因此不确定在DSI视频Steam启动时CSR寄存器是否已初始化,这是否是问题?

    Kevin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Kevin,

    建议在启动DSI视频流之前对正确的寄存器值进行编程。
    他们能否尝试执行视频停止和重新启动序列?

    另外,根据DSI调谐器工具(“输出”选项卡)生成的建议,验证DSI视频源(APU)提供的线路时间是否也正确。

    视频输入计时,寄存器配置和面板计时要求都必须匹配,才能使视频流正常工作。

    DSI8x无法重新对齐计时。 输出到LVDS接口时,输入上的线路时间(从APU水平同步到下一个水平同步计时)将保留。 如果行时间与工具计算的时间不同,这将导致问题。 即使DSI源输出流也是如此
    作为突发方式,DSI源必须使用空白数据包(或LP11)填充其余的线路时间,以满足线路时间要求。

    此致,
    Joel