您好，
我对PMD到RMII的传输和接收延迟数感兴趣(该主题上还有另一个线程，但答案是保密的)。
到目前为止，我一直在假设产品数据表和SNLA076A文档(Timing 2.26 4 and TLA0.5 2.27)中给出的DP8.3848万编号。
我能否获得DP8.3822万的这些编号的更新？
此外，DP8.3822万在RCSR regsiter中具有“RMII Recovered Clock Async FIFO Bypass”(RMII恢复时钟异步FIFO旁路)位。 设置如何影响接收延迟(设置位和清除时的延迟)？ 根据数据表，该位是默认设置的。 这是奇怪的，因为清除状态(0)被描述为“正常操作”模式。 这是一个错误吗？ 我正在RMII从属模式下运行，所以我想应该清除此位。 正确吗？
在同一寄存器中，位 "RGMII TX已同步" 以优化传输延迟。 在RMII模式下是否有类似的位可用，因为在同一参考时钟之外运行MAC和PHY可能会允许一些延迟优化。
谢谢，此致
帕斯卡
