• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 957 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP8.3867万E：尝试了解SFD变体

admin
Guru**** 2454880 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/620100/dp83867e-trying-to-understand-the-sfd-variation

部件号：DP8.3867万E

你好

我正在查看1000 MB的帧检测计时开始。 对于传输，变量为0。 对于主模板时的接收，变体为+-4ns。 我想了解这种变化的来源，以及是否有任何方法可以通过旋转钟或其他方式来减少它。 我的猜测是因为断言SFD引脚由Tx时钟计时，但我可能是错误的。

谢谢

标记

  • 0
    TI__Guru**** 2454880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mark，您好！

    您是否有机会查看数据表的"SFD延迟变化和确定性"部分？ 它列出了改进SFD延迟中的确定性所需的步骤。

    此致，
    Aniruddha
  • 0
    TI__Guru**** 2454880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的，我阅读了该部分。

    我的理解是，您使用该信息是为了获得7.11 中列出的规格

    我正在尝试了解+-4ns在主接收计时中的来源，以及是否有任何方法可以将其减少到PHY外部。

    谢谢

    标记

  • 0
    TI__Guru**** 2454880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mark，您好！

    这种变化是由于ADC和相位内插器的内部操作造成的。 仅根据PHY的工作性质，不可能将变异减少到超过数据表限制的程度。

    此致，
    Aniruddha
  • 0
    TI__Guru**** 2454880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢你。 我不明白为什么从动端没有变化，但它是什么。

    谢谢你。