您好，
与DP8.3867万 PHY组合使用时，Zynq上的RGMII计时约束出现问题
我了解到，设置正确的输入和输出延迟 对于正常工作的设备至关重要。
有人能告诉我Vivado XDC中的正确计时设置吗？ (不符合正常条件，具有最佳印刷电路板布线)
我读了phy数据表，但我不清楚哪些是正确的计时，我不知道计时值设置是正还是负。
下面是一个示例，其值不正确。
非常感谢
设置phy_in [GET_PORTS{phy_rxdv phy_RxD[*]}]
set_input_delay -clock phy_RXC -max -nf_in 2.0
set_input_delay -clock phy_RXC -max -clock_fall 2.0 -add_delay
set_input_delay -clock phy_RXC -min 1.2 $phy_in
set_input_delay -clock phy_RXC -min 1.2 $phy_in -clock_fall -add_delay
设置phy_out [get_ports｛phy_txen phy_TxD[*]｝]
set_output_delay -clock [GET_Clocks phy_tx_clk]-max 2.0 $phy_out
set_output_delay -clock [GET_Clocks phy_tx_clk]-max 2.0 $phy_out -clock_fall -add_delay
set_output_delay -clock [GET_Clocks phy_tx_clk]-min -nf$ 1.2 outh
set_output_delay -clock [GET_Clocks phy_tx_clk]-min -clalk_$phy_out 1.2 -clock_fall -add_delay
