This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90CR286:DS90CR286:时钟卡在接收器CMOS一侧的"1"处

Guru**** 2451970 points
Other Parts Discussed in Thread: DS90CR286, DS90CR285

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/616747/ds90cr286-ds90cr286-clock-stuck-at-1-on-the-cmos-side-of-the-receiver

部件号:DS90CR286
主题中讨论的其他部件: DS90CR285

尊敬的TI社区:

我有以下问题。


我正在尝试连接两块板,其中一块板具有 DS90CR285发射器,另一个板具有 重新定标的DS90CR286接收器。 在第一块板上,只有14位数据馈入 DS90CR285的输入,因此只使用两个差分通道(TxOUT2和TxOUT3)。 当我用UTP电缆连接这些板时,我可以看到DS90CR286的差分输入上 有一个运行时钟从第一个板开始,通过电缆连接到接收器。 但 在DS90CR286的CMOS/TTL端,时钟线路卡在逻辑“1”级别。 目前,我还不知道为什么会发生这种情况。 我检查了电缆,以防数据/时钟对和馈电时钟线与数据混淆,但似乎一切正常。

什么可能导致接收器出现此类行为? 如果  只使用两个通道,DS90CR286 I的哪些数据输入应该连接DS90CR285的输出是否重要?
如果你有任何建议,我将寻求解决这一问题,我将不胜感激。

此致,Igor。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Igor,

    您是否将发射器TxIN处所有未使用的输入接地,接收器RxOUT处所有未使用的输出都浮动?

    此致,
    I.K.
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对于发射器,所有未使用的输入均接地。 但对于接收器,所有输出都连接到FPGA (Altera Cyclone II)。

    这些PIN是保留的,以防我们将来需要它们,我看到类似的设置,一切都运行良好。 我是否应该检查接收端的所有未使用的FPGA引脚是否设置为"三项输入",或者在这种情况下是否没有关系? 我没有设计这个接收器板,所以我需要和开发人员沟通,澄清这些细节。

    我还发现DS90CR286的PWR_DWN引脚是浮动的。 我开始怀疑此针脚是我的问题的根源。 PWR_DWN电路是否具有一些内部上拉/下拉功能?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Igor,

    很抱歉回复延迟。 我对FPGA设置不能说太多,但我与其他人进行了检查,看起来PWR_DWN引脚上有一个内部下拉菜单。

    此致,
    I.K.
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,I.K.,
    我也想对延迟回复表示抱歉。 我周末不工作,因此无法尝试将PWR_DWN拉至DS90CR286的VCC进行测试。
    在PWR_DWN引脚与导线焊接到VCC级别后,一切都开始正常工作。
    感谢您的信息和帮助!

    此致,
    Igor。