This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] XIO2001:系统从Win10执行休眠关机

Guru**** 2459870 points
Other Parts Discussed in Thread: XIO2001

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/624500/xio2001-system-execute-hibernate-shutdown-from-win10

部件号:XIO2001

您好,先生:

很抱歉打扰你。

我们的客户提供了如下所述的问题反馈,他们在其载板中使用了come模块(skylake)和XIO2001机具。

当系统从Win10执行休眠关机时,系统将自动唤醒。

如果我们禁用了此PCIe端口上的PME SCI支持,则问题不再发生(测试期间没有任何PCI设备插入)。

怀疑XIO2001在关机过程中设置某些PME寄存器会导致系统自动唤醒,您对此问题有什么建议,还是曾经从其他帐户收到过类似的情况?

此外,我们还发现问题发生在特定条件下…

系统从操作系统关闭,然后断开电源:

àIf Vaux未完全放电,仍保持在0.45V左右,然后再次开机,下次关机时将出现问题。

àIf Vaux已完全放电至0V,则不会出现问题。

您可以帮助检查此问题吗?

谢谢!!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    请验证以下内容:
    PME#应连接至Vaux,否则每次断电时都会触发唤醒信号。
    Perst#不应导致WAKE#终端电压低。
    Wake #信号必须有一个系统侧上拉。
    不正确的开机或关机顺序可能导致网桥错误地断言WAKE#。

    PME#具有滞后,因此需要上拉。 如果未拉起PME#,我们的设备将在内部产生较低的唤醒信号,尤其是在启用辅助电源时。 如果为XIO2001提供Vaux,则必须将PME#拉至Vaux导轨的高位,而不是3.3V。 如果PME#被拉至3.3V,当系统关闭且3.3V滑轨被关闭时,XIO2001将看到PME#线被拉低,因为现在该拉线实际上是一个下拉。 并在系统看到来自下游设备的唤醒事件时立即唤醒系统。

    Dennis
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Dennis,

    感谢您的回复。

    XIO2001的设计如下:

    1. PME#拉至Vaux
    2. Perst#来自芯片组平台重置。
    3. 系统侧的Wake #拉拔。

     

    所有设计指南都遵循设计指南。

    我们发现,如果系统在Vaux/VDD_33_COMBIO完全放电至0V之前通电,就会发生此问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    请验证客户是否遵循了XIO2001数据表中所述的通电和断电顺序,如果客户未遵循这些顺序,则可能存在意外行为。

    此致,
    Roberto
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,先生:
    作为客户的反馈,通电/断电顺序都符合规格要求。
    仅当系统在Vaux/VDD_33_COMBIO完全放电至0伏之前通电时才会出现此问题。
    您对此问题有任何建议吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    请仔细检查VDD_33_COMBIO布局实施是否遵循XIO2001数据表的“9.2 .1.1 Tm2组合电源输出”部分,否则也可能导致此信号出现意外行为。

    此致,
    Roberto
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,先生:

    我已获得功率序列的测量报告,它符合规格要求。 您是否需要再次确认? (附件) Thankse2e.ti.com/.../S1.3009万_5F00_XIO2001_5F00_PowerSupplySequenceWave_5F00_20170928_5F00_1.doc</s>2001 2017.0928万

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    电源顺序看起来正常,您能不能,请检查它们是否遵循,VDD_33_COMBIO布局实施是否遵循“9.2 .1.1 .2组合电源输出”一节?

    每个组合输出端子的推荐旁路电容器为1000 pF,0.01 μF和1.0 μF。
    将这些电容器放在电路板底部时,最小的电容器位于旁边
    与组合输出端子和最大电容器相关的VIA离VIA最远。
    将组合输出端子连接至电容器的电路板轨迹宽度必须至少为12至
    15 mil宽,迹线长度尽可能短。

    除了推荐的三个电容器外,这些设备上不能连接任何外部组件或设备
    组合输出端子。

    此致,
    Roberto