请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DP8.362万 尊敬的各位：
我在使用自定义板上的以太网时遇到了一些问题，我正在检查MAC和PHY之间的连接。
我在 主模式下使用带有RMII接口的DP8.362万。 CPU晶体的25 MHz时钟通过CPU的CLK_OUT引脚提供给PHY的X1引脚。
现在，RMII MAC需要以下信号- MDIO和MDC除外-(请查找DP8.3848万表1中SNLA076A的实例)：
Ref_CLK
TX_EN
TxD[0]
TxD[1]
RxD[0]
RxD[1]
CRS_DV
现在，看一下数据表 (PAR RMII.1)，似乎对于6.2 (主模式)，信号CLK_OUT，RX_CLK和TX_CLK必须路由到MAC，而对于RMII (从属模式)，数据表(PAR 6.2。2)显示： "RX_CLK，TX_CLK和CLK_OUT在此模式下不应用作RMII参考时钟，但可用于其他系统设备。"：这意味着什么？
在我的主板(在RMII主模式下配置的PHY)中 ，RX_CLK路由到MAC的REF_CLK。 这是否正确？ 我想知道RX_CLK和TX_CLK信号与CLK_OUT同步是否正确。
谢谢你。
