This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP8.3867万CR:1000BASE-T空闲错误,数据错误,连接问题

Guru**** 2466550 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/636544/dp83867cr-1000base-t-idle-errors-data-errors-connection-issues

部件号:DP8.3867万CR

在测试过程中,我们注意到数据包的2 % 上存在数据错误。  进一步的调查表明,我们甚至无法连接到某些交换机(未知PHY)。  我们所看到的最佳线索是,在成功连接后,空闲错误会立即报告0xFF。

我们的主板采用3个DP8.3867万CR设备。  I/O电压为2.5V。  我们为所有三个PHY提供一个2.5V时钟  在布局过程中,我们没有看到有关电容器分配器的建议。  使用2.5V时钟驱动XI是否是问题?

我们刚才也看到了11k RBIAS电阻器的变化。  我们的主板现在具有10k电阻器。  这听起来不是一个大问题。

我们分析了输入时钟。  它是25MHz,抖动很少。  我们将带有差分探头的高速示波器连接到双绞线输出,并针对测试模式进行配置。  抖动看起来很小,信号不显示反射。  振幅10 % 小于数据表和应用手册中的示例波形。

当我们从同一电路板(使用相同的参考时钟)连接两个DP8367CR设备时,它们连接时没有问题,并报告0空闲错误。  连接到实验中的所有其它随机GigE设备时,我们会看到空闲错误(或无连接)。

我们只想连接1000BASE-T

您是否可以推荐我们可以运行的任何其他测试来隔离此问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Barry,

    您是否介意与DP8.3867万CR分享原理图的这一部分?

    如果没有盖隔板,则会有内部电路过载的风险,但是,您看到的问题听起来并不是原因。
    您是否尝试过使用盖耦合器和正确的RBIAS进行配置?

    您连接的交换机和PHY是否支持EEE?

    此致,
    罗斯
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Ross,

    感谢您查看我的问题。  我想我附上了下面的示意图的有关页面。  我们尚未测试盖分隔器和11k RBIAS。  添加盖隔板的返修将非常精细。

    一个根本无法连接的PHY是Qualcomm / Atheros AR8031 。如果我们将AR8031和DP8.3867万都连接到GigE交换机,则两个系统可以通信(有错误)。

    e2e.ti.com/.../Exhibit_5F00_PHY_5F00_Sch.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我们将11kΩ Ω 电阻器置于RBIAS上。 这没有效果。 我们还仔细研究了电源。 1.0V和2.5V的噪声均小于20mV。 我们不提供1.8V电压,但我们在1.8V引脚处观察电平。 在1.8V电压下,噪声也非常低。

    我们还没有在Clk In上找到电容器分配器。 25MHz时钟仅波动到2.2V,不显示任何振铃。

    我们以前有一个原型,它有很多相同的电路,但有不同的磁性和RJ45连接器。 该原型上的PHY在连接后立即显示相同的0xFF空闲计数。 我们不能很快读取空闲计数寄存器,但每次重新读取时,它都已返回到0xFF。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    连接到两个不同的商业GigE交换机时,我们一直在监控中断寄存器。

    即使在多次ISR读取之后,仍始终设置LINK_STATUS_CHNG_INT,FAST_CARRER_INT和XGMII_ERR_INT。 当与交换机物理断开时,它们会被清除。

    深入了解链路状态;BMSR链路状态位始终较低,即使在多次读取后也是如此,但每次我们读取PHYSTS LINK_STATUS位时,它都会读取'1'。

    在这些条件下,我们仍然可以通过RGMII获得大部分可靠的数据。

    这些结果中是否有任何一个响铃?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    仍然无法诊断我们的问题。  如我所述,我们每块板上有三个DP8.3867万设备。  当我们在同一主板上连接两个时,它们会协商并连接,没有错误。  当我们尝试在两个单独的主板上连接相同的PHY时,它们根本无法连接。  我们正在寻找登记册中的线索。

    我们还在研究接地和磁性上的中心螺口。

    我注意到我们的磁性结构与故障排除指南中描述的不同。   

    您能否就DP8.3867万使用此变压器配置总成提供意见?e2e.ti.com/.../S558_2D00_5999_2D00_P3_2D00_F.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Barry,

    一些想法...

    关于您发布的变压器规格表,您是否将其传输特性与TI的PHY磁性指南进行了比较? 我不确定他们是否在网上发布,但我相信他们会将它发送给你(如果你还没有)。

    我刚刚快速查看了Bel变压器的规格。 似乎还可以,除了共模抑制。 我认为TI建议在较低频段采用更好的抑制比。 如果您同意,请告诉我,您是否认为差异很重要。

    如果共模噪音是一个问题,则可能是变压器和RJ45附近的接地或噪音存在问题。 如果您在模拟前端区域下放置了一个移动接地平面,那么我想知道您是尝试将其接地至金属机箱,还是尝试在AFE的数字接地和模拟/接地接地之间调整滤波器盖。

    请告诉我们您如何解决您的问题。

    祝您好运,

    Bob
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们将继续调查此连接问题,但进展甚微。

    我们有两个实施DP8.3867万CR的原型系统,每个系统使用连接到FPGA的三个PHY。  我们有一些初始原型板的副本。

    1. 当我们将两个PHY连接到同一板(任一板)上时,它们以1000BaseT速度快速连接,不会产生空闲错误。
    2. 当我们将一个板上的一个PHY连接到另一个板上的相同配置时,它们永远不会连接。  有时我们会看到空闲错误计数。  这可能表示它几乎已连接。

    我们一直在尝试屏蔽电缆以及各种屏蔽和接地端接选项,但没有成功。  本测试中涉及的原型板使用我之前发布的Bel磁性材料。  我们正在使用1英寸 非屏蔽电缆,5英寸屏蔽电缆和50英寸非屏蔽电缆进行测试。  50英寸电缆可能最接近工作状态,但仍然无法连接。

    现在,我们拥有读取和写入PHY寄存器的非常复杂的功能。  

    您是否可以推荐任何有助于单独主板上的两个DP8.3867万CR设备相互连接的测试?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Barry,

    2个DP8.3867万器件的参考时钟来自何处? 参考时钟是否来自FPGA? 如果2个DP8.3867万在不同的主板上连接在一起,它们是否仍来自相同的FPGA?

    您是否可以仅对该配置中的单个DP8.3867万应用重置脉冲来启动链路?

    您是否可以在该链接对中的其中一个DP8.3867万上强制执行MDI/MDIX配置,这是否可以解决您的链接问题?

    此致,
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Rob,您好!

    我们使用连接到FPGA的25MHz振荡器为三个PHY从FPGA生成单独的参考时钟信号。 我们甚至将基准时钟转换为其中一个PHY作为测试。 这没有帮助。

    每个板都有自己的振荡器和FPGA。 我们已经了解了参考时钟信号的频率和抖动,没有发现任何问题。

    我要添加第3点:每个主板上的PHY都可以连接两个A开关。 它们都报告空闲错误,但都连接到两个不同的交换机。 我不知道交换机中的PHY设备。

    我们已经多次在每个PHY上写入SW_Reset位以尝试连接,但它没有帮助。 我们是否应该尝试不同的"重置脉冲"?

    我们刚刚尝试控制MDI/MDIX配置。 我们的初始测试是在一个主板上进行两个PHY,以验证我们的设置。 当我们尝试使用PHYCR (0x0010)寄存器在两个PHY上控制MDI/MDIX时,两个PHY拒绝连接。 每个端口的MDI配置无关紧要。 如果其中一个或两个端口都启用了自动交叉,则会出现链路(对于同一主板上的两个PHY)。 这是否有意义? 我们还注意到数据表将MDI_crossover位标记为只读。 我们假设这是打字错误。

    非常感谢您关注此问题。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我们在MDIX测试中发现了一个错误。 按预期手动设置位。 我们意外地关闭了时钟。

    现在我们来看看它是否具有板对板的效果。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我们已尝试尽可能减少PHY功能。

    主/从是手动配置的。 MDI/MDIX是手动配置的。 半双工已禁用。 已禁用时钟输出。 RGMII已禁用。 10和100模式被禁用。

    将一个板上的一个设置为主板+ MDI,另一个板上的另一个PHY设置为从机+ MDIX,它们仍然无法相互连接。 它们仍将连接到交换机(出现空闲错误)或同一主板上的DP8.3867万CR PHY (无空闲错误)。

    我们注意到,当单独主板上的PHY相互连接时,STS1寄存器会更新。 STS1报告主/从配置结果和全/半双工功能的正确值。 当两个PHY都配置为主MDI或同时配置为两个MDI时,STS1中的这些值不会更新。

    在我看来,这表明PHY正在交换某些信息,但在连接完成之前出现故障。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    以下是我们两个早期原型板的照片,可帮助您设想我们的设置。  每个板上的第四个RJ45连接到连接到ARM处理器的Atheros 8031 PHY。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    今天,我们根据您关于如何生成参考时钟的问题得出了另一个测试结果。

    1. 在我们之前的测试中,每个板都使用自己的25MHz振荡器。  即使两个板的接地连接在一起,公共屋_h亦不会连接两个板。
    2. 我们对FPGA进行了重新编程,因此主板A会将其25MHz时钟传输到测试点。  我们对电路板B进行了重新编程,以接受测试点上的参考时钟,并忽略其振荡器。
    3. 当两个板上的PHY使用来自同一振荡器的参考时钟时,PHY连接无误。

    您可以在图片中看到,时钟信号的完整性远非理想,但它比独立振荡器(您可以在测试点旁边看到)工作更好。

    这让我得出结论,问题与磁性,端接或电源无关。  这似乎是某种参考时钟问题。

    我们将尝试FPGA中的一些不同时钟选项,以了解我们是否可以了解更多信息。

    我仍然欢迎任何见解或建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    无法调整参考时钟。  我们通过FPGA PLL将25MHz振荡器信号传输到注册的FPGA引脚以清除或至少更改它。  PHY连接无变化。

    我们最后还对参考时钟信号进行了电容器分压器返工。  我们可以看到时钟电压低于1V pp,但连接性仍然没有改善。

    DP8.3867万CR对外部时钟的指定不多。  我们正在使用精度为25ppm的MEMS振荡器(随附数据表)。  是否有任何理由怀疑振荡器?

    我将尝试另一项返工,通过一个盖分频器将振荡器输出直接连接到PHY。

    还有其他建议吗?

    大多数用户是否只是连接晶体?  用时钟驱动XI的尝试是否罕见?

    e2e.ti.com/.../2000.5624万B.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Barry,

    这种MEMS振荡器具有相当大的抖动。  这不足以与我知道的DP8.3867万或任何千兆位PHY一起操作。  FPGA也不能帮助提高性能。

    DP8.3867万振荡器的典型参考时钟源是晶体电路或基于晶体的LVCMOS振荡器。

    一些较新的MEMS振荡器具有更好的性能。  我们建议DP8.3867万的RMS抖动值<1.2ps

    我知道现在有更好的MEMS振荡器,也许您的设备有一个与占用空间兼容的版本,可提供更好的抖动性能。

    此致,

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢,Rob,

    这是有道理的,而且似乎同意我们所看到的。 能否提供有关XI抖动要求的更详细信息? 我假设1.2ps是RMS。 您是否有峰到峰的限值?

    数据表中根本没有提到这一点。 要求在没有任何通知的情况下提供性能水平,这有点令人惊讶。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们用SiTime  SIT8208AC-23-25E-25.000000X替换0万替换了我们的振荡器

    它指定了2 ps时的RMS周期抖动最大值,该值仍大于上一个POST中建议的1.2ps值。  我们的另一个振荡器最大为9 ps

    新的振荡器至少使我们能够可靠地连接到交换机。   我在任何封装中都找不到承诺抖动低于2PS RMS的振荡器。  我知道生成较低抖动时钟的唯一方法是使用复杂的时钟发生器。

    我们的计划是为每个PHY转开电路板并使用单独的晶体。  在我看来,这应该是一个数据表/应用程序注释建议。

    感谢您的帮助,我想我们将再次向前迈进。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Barry,

    如果频率在+/- 50ppm精确度要求范围内,并且您的设计通过了TX抖动的IEEE合规性,则2PS的RMS周期抖动可能是可以接受的。

    感谢您对参考时钟的建议。 我们正在计划为DP8.3867万设备提供有关参考时钟设计/选择的应用说明。

    此致,