请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：XIO2001 数据表SCPS212I其他引脚表指出，对于GPIO0/1/2/4，有源上拉电阻器。 该表没有关于GPIO3的类似注释。
在同一数据表的6.10 部分，IOZP的脚注指出，它适用于“大多数GPIO”，因此数据表在这方面似乎是一致的。
但是，检查实施指南SCPA045D，强烈建议GPIO3和GPIO4可能没有内部上拉，因为它指出“GPIO端子0，1和2上存在内部有源上拉晶体管。 当GPIO终端配置为输入时，将启用内部有源上拉晶体管。 如果将GPIO终端配置为输出，则会禁用内部有源上拉晶体管。”
请注意，勘误表SCPZ008B确实提到某些内部下拉电阻器不工作，但GPIO不受影响。
假设GPIO4具有内部上拉，并且在需要将其拉低以禁用串行接口的情况下(因此允许GPIO3和GPIO4作为GPIO线路运行)，需要使用外部下拉电阻器。
对于IOZP max 100uA，额定10kohm下拉似乎合适，但 可能需要更强的下拉，因为100uA电流强度和10k将提供1V电平，当VDD低于3V3时，不能完全满足最大0.3VDD的VIL逻辑低阈值
总结：
GPIO4是否有内部主动上拉？
GPIO4的推荐外部下拉值是多少？
