请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TLK1.0031万 主题中讨论的其他部件： TLK1.0232万
您好，
我们使用TLK1.0031万进行的系统设置如下所示。
我们希望在10GBASE-KR模式下运行TLK1.0031万。 无光学模块/电缆。
以下是我尝试过的内容：
- 在FPGA端，可使用XAUI收发器启用回送模式
- XAUI收发器的FPGA侧状态信号指示所有四个通道的RX对齐和sycn均上升，这意味着回送模式正在工作
- 当然，FPGA侧XAUI TX校准信号也会上升。
- 我在FPGA中推入XAUI接口时，就会得到所有字节数。
现在我已经确认FPGA端XAUI收发器在环回模式下工作，我禁用了环回模式，以便它可以与TLK1.0031万通信(到目前为止，TLK1.0031万的RESETN保持活动低电平)
通过阅读TLK1.0031万数据表和TI的E2E论坛帖子，可以完成以下操作
- 在我们的印刷电路板中，TLK1.0031万的ST，MODE_SEL，PDTRXA_N和RESETN通过单独的1k电阻器连接到GND。 因此，在主板通电后，
- 我们从FPGA将RESETN引脚驱动到低电平(只是为了确保在电源轨稳定后，Resetn处于低电平活动状态)。 我们还会将ST和MODE_SEL引脚驱动为低电平。
- 将PDTRXA_N驱动至高
- 等待一段任意时间(超过RESETN的10 us要求)
- 驱动RESETN针脚过高。
- 到目前为止是否有任何问题？
- 通过将0x1E.0位15设置为1，通过MDIO进行软件重置
- 是否需要等待，然后再继续执行进一步的MDIO读/写操作？
- 通过MDIO 0x1E.2位3：0，将HS_PLL_Mult位设置为数据表的每个表7.1 的0xC
- 通过读取0x1E.1D位13：12，确保156.25MHZ是参考频率
- 通过写入1到0x1E.E位3来重置数据路径(所有其他位均使用其旧值写入)
- 检查FPGA端XAUI状态寄存器。 没有RX对齐或同步位设置为1。 这是否意味着FPGA收发器与TLK1.0031万低速侧收发器之间没有通信？
- 我再次按照从1到14的步骤操作，然后通过写入1到0x1E.B位0来启用浅回送(寄存器的所有其他位都使用与读取相同的值回写)
- 通过写入1到0x1E.E位3来重置数据路径(所有其他位均使用其旧值写入)
- 检查FPGA端XAUI状态寄存器。 没有RX对齐或同步位设置为1。 这是否意味着FPGA收发器与TLK1.0031万低速侧收发器之间没有通信？
问题：
- 如何确保TLK1.0031万的低速侧收发器按预期工作？
- 如何在回送模式下测试TLK1.0031万的低速端？
- 10GBASE-KR侧芯片似乎也未与TLK1.0031万通信。
- 如果10GBASE-KR侧面链路未打开，会阻止低侧收发器与FPGA的XAUI收发器联机吗？
- 如果我将TLK1.0031万置于高速侧浅环回模式，我应该如何使TLK31的10GBASE-KR侧与10GBASE-KR合作伙伴建立通道/链路？
- 在 10GBASE-KR模式下，我是否需要担心LS_OK_IN_A引脚？ 当RESETN高断言时，是否需要使用特定值驱动它？ 我不确定数据表对于LS_OK信号的专有模式意味着什么。
- 在复位到'1'之前和之后，我一直在'1'处连续驱动LS_OK_IN_A。 FPGA侧无Rx信道同步或对齐。 在重置为'1'之前和之后，我将LS_OK_IN_A连续驱动到'0'。 FPGA侧仍然没有通道。
- 我如何知道TLK1.0031万在FPGA的每个通道上的低速侧接收器同步？ 如何告知FPGA的XAUI内核，TLK1.0031万在所有四个XAUI通道上同步和对齐？
提前感谢您的参与和支持！
