This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP8.3822万I:DP8.3822万I RMII从属模式50MHz辐射发射问题

Guru**** 2482105 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/659480/dp83822i-dp83822i-rmii-slave-mode-50mhz-radiated-emission-issue

部件号:DP8.3822万I

您好,先生,

在 DP8.3822万I RMII从模式下,哪些RMII信号为50MHz?

它们是:RX_D0,RX_D1,RX_D3,TX_D0,TX_D1?

如果 50MHz辐射发射较高,解决方案是什么? 在PHY和MAC (在MCU中)之间的每个50MHz RMII信号上添加33欧姆系列电阻器?

以下是 DP8.3822万I相关原理图的一部分。 仅供参考。

谢谢你。

此致

荣丰

  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,荣峰,

    是的,您指出的信号都是50MHz最大值。 RX_D0,RX_D1,RX_D3 (50 MHz输出时钟),TX_D0,TX_D1

    串行限制电阻器非常有用,并遵循高速接口的所有布局最佳实践。

    www.ti.com/.../spraar7g.pdf

    www.ti.com/.../scaa082a.pdf

    以上2个应用说明描述了路由50 MHz信号的最佳做法。

    此致,
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    是否有任何方法可以更改 这些50MHz信号上受控转换速率的内部寄存器设置?

    如果是,哪些是登记册?

    此致

    荣丰

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,荣峰,

    这些引脚没有转换速率控制。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    除了50MHz信号的串行电阻器,并注意布局布线,是否还有其他方法可以减少50MHz谐波辐射?

    我们将分析并尝试不同的方法。

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您认为在50M时钟线路上使用串行铁氧体磁珠(50MHz时Z<50ohm,在200MHz,300MHz等较高频率时大于100ohm)是否能够减少50M谐波辐射?

    不影响时钟波形质量。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,荣峰,

    我以前没有尝试过这种方法。 这听起来确实是一种有趣的方式来减少这种排放。 但是,我不愿意推荐这种方法,因为您不想完全滤除较高的频率,因为这将开始影响您的上升/下降时间。
    33欧姆系列电阻器未能改善排放?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,  

    我只是想知道更多的解决方案,在33R系列中是不够的。

    由于空间限制,我们不能将33R放在非常靠近PHY的位置,但距离有点远,因此这可能会降低改进的效果。

    另一点,您认为VDDIO电流路径对排放是否重要?  

    我们发现GND VIA不靠近VDDIO去耦电容器,这可能会导致大型GND环路,是否正确?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好FongFeng,

    这可能是另一个问题。 您希望尽量减少接地回路。
    您是否在所有跟踪下都有可靠的返回路径? 没有信号通过的接地断路,正确吗?

    您是否有信号从一层传输到另一层? 您是否还尝试在这些信号导线旁边通过缝线添加接地以减少接地回路?

    在MDI (电缆接口侧)上,您是否尝试添加一些线电容来降低边缘速率? 您可以尝试向TD+/-和RD+/-引脚添加最多10pF。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    感谢您的建议。

    我们将分析并尝试改进GND和VIA位置,以最大程度地减少接地回路。