This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TFP401A:在低于指定像素时钟频率的情况下运行有哪些选项?

Guru**** 2478765 points
Other Parts Discussed in Thread: TFP401A, TFP401

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/657188/tfp401a-what-are-the-options-for-running-below-the-specified-pixel-clock-rate

部件号:TFP401A
主题中讨论的其他部件: TFP401

我们有一个应用程序需要驱动480x272@60Hz彩色LCD面板,该面板具有 并行TTL,又名RGB接口。  应用程序所需的SoC设备只能提供HDMI (以及驱动程序最终可用时的LVDS),迫使我们使用HDMI桥接设备来驱动屏幕。  问题在于屏幕分辨率是VGA的一小部分,因此HDMI计时也是类似的缩放,以9MHz的像素速率结束。  这远远低于1pix/clk模式下的TFP401A最低25MHz RXC,但仅在低于2pix/clk规范12.5MHz的25 % 周围。  我们观察到,该设备实际上可以在1pix/clk模式下以9MHz运行,至少使用我们拥有的样品单元。  我们是否可以在设备外部执行任何操作来保证在该时钟频率下运行?  我们没有太多可供选择的屏幕选项,因为此尺寸节点几乎完全使用TTL/RGB接口。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Rick,

    我们已经指派了一名支持工程师,您很快就会收到回复。

    此致,
    豪尔赫
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Rick,

    您的解决方案可能起作用,但是我们仅在设备数据表中规定的范围内对该设备进行了特征描述,因此我们无法保证设备的运行。

    此致
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果我们可以调整时间以将时钟微移至12.5MHz,那么在1pix/clk模式下是否可以接受,或者内部PLL操作范围是否通过模式设置以电气方式移动? 在1pix/clk模式下,它似乎表现出相当大的容差(>2X像素周期)。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Rick,

    我们已经重新考虑了您的应用,我们认为TFP401可能会在频率低于~15MHz时使PLL锁定时出现问题。 规格是25MHz,但设计有一定的裕度,但低输入频率切断为~15MHz,没有TFP401模式可降低此频率。

    此致
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您的回答意味着PLL被模式引脚“换档”,因为2pix/clk模式的数据表规格是12.5MHz。 除非在2pix/clk模式下有一些内部操作,如锁定两侧边缘(否则PD必须能够接受12.5MHz),如果15MHz是低频截止值,我看不到其他方法来满足此模式规范。 正如我刚才提到的,我们有一个COTS面板组件示例,它在1像素/凝块模式下在RXC上以9MHz运行,没有任何困难。如果15MHz代表设计裕度限制低于25MHz,我们的示例必须来自非常好的生产批次。