• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 93 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB947-Q1：如何捕获未使用的PIN

admin
Guru**** 2481465 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/664988/ds90ub947-q1-how-to-hundle-unused-pins

部件号：DS90UB947-Q1

大家好，

请告诉我如何捕获未使用的PIN。

我们不使用D4到D7和I2S_xx。

我认为向下拉GND是好的，因为它们是输入引脚。

每个端子是否有推荐的下拉式阻抗值？

此致，

Tomoaki Yoshida

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好-

    D4-D7输入是LVDS接收器输入，可能保持打开。 如果不使用I2S_xx引脚，也可能保持浮动。

    此致，
    达沃尔
  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Davor-san，

    感谢您的支持。

    我认为将未使用的输入引脚拉至GND或VDD比浮动好。
    是错了吗？

    我们正在考虑将10千米降低到50kΩ ²，但是否有任何问题？

    此致，
    Tomoaki Yoshida
  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好-

    不建议对LVDS差分输入进行下拉。 如果将IN+和IN-向下拉至相同的电位，则输入状态将不确定。

    当配置为输入时，GPIO / I2S引脚具有25千欧的内部下拉；因此无需外部下拉。

    此致，
    达沃尔