This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TCA9546A:TCA9546A通过栅极电压与Vcc

Guru**** 1818760 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/663601/tca9546a-tca9546a-pass-gate-voltage-vs-vcc

部件号:TCA9546A

是否有解释Mux操作内部的应用程序说明。

Vcc应小于或等于最小VDD上拉电压。 但我不明白为什么。

此外,内部FET通道门的栅电压是多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Hitesh,您好!

    我还没有关于此主题的应用说明,但我可以尝试向您解释设备的操作。 我目前不在办公室,但我将在星期一与您联系。

    最大
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,Hithesh,

    我可以向Max确认,我们没有关于此问题的应用说明。 我们有一篇由我们的工程师在线撰写的文章,在这里简要讨论了这一点:

    'Vcc应小于或等于最小VDD上拉电压。 但我不明白为什么。”

    在内部,我们在通道和主SDA/SCL线路之间有一个NFET,用于隔离每个通道的源和引脚上的两个电压。 如果您还记得,一旦栅极至源电压降至Vth以下,NFET将开始从切断操作区域转变为线性/饱和。  

    因此,假设您的信道被拉至5V,而交换机的Vcc也是5V。 在SDA/SCL主线路上,您有3.3V电压,FET的Vth为0.7V。 在这种情况下,一侧(电源)现在低于栅极电压减去Vth。 这意味着我们现在正在导电,两个上拉之间基本上有一个分压器,而不是隔离(这是我们想要的)。 两侧基本上都能看到5V和3.3V之间的中间点,即下面4.15V的电压。

    如果我们重复这种情况,即栅极电压遵循3.3V而不是5V,则我们可以看到以下情况:

    轻微泄漏电流会改变主线路并使通道线路稍微下降0.01V,但提供的隔离正是我们想要的。 这是因为现在FET的两侧都不低于栅极电压减去Vth电压。

    我希望这一解释对您有意义。

    '此外,内部FET直通门的栅电压是多少?'

    -这应该是您应用于设备的Vcc电压。

    如果您仍然感到困惑,请不要害怕联系我们,

    -Bobby

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    因此,目标是在电压高时关闭FET,并在电压降至低时打开FET。

    要保持FET关闭,Vcc (=栅极电压)应等于或低于最低的上拉电压。

    在上面的第二个Ckt中,如果Vmain线从3.3V变为0V,则FET开始导电,VCH线电容通过FET放电,正确吗?

    问题1:当VCH线路从3.3V变为0V时会发生什么情况?

    问题2:当一个通道,假设Vmain从0V转换到3.3V时,FET从0V转换到2.6V (3.3V减FET阈值0.7V)并从2.6V转换到3.3V? 这会产生什么影响。 在VCH侧,波形是否看起来像是从0驱动到2.8V,然后根据总线电容,Rpull-up将会接管到5V?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,Hithesh,

    "因此,目标是在电压高时关闭FET,并在电压降至低时打开FET。"

    -正确,如果选择了通道,则您希望将电压彼此隔离,直至通过较低(“0”)。

    '要保持FET关闭,Vcc (=栅极电压)应等于或低于最低上拉电压。 "

    从技术上讲,它可以是Vcc-Vth,以便使FET保持在截止区域。 因此,它可能比最低Vcc低一些,但仍然有效。

    '在上面的第二个电路中,如果Vmain线从3.3V变为0V,则FET开始导电,VCH线电容通过FET放电,正确吗?'

    -是的,您回答正确。

    "Q1:当VCH线路从3.3V变为0V时会发生什么情况?"

    -例如在ACK中还是在被告知传输数据时? 然后,低或零也会传递到主线。 您可以将FET视为两个FET,它们的源相互连接。 这样,FET就没有专用的"源或漏极"。 任何一侧都可以是放射源或排水装置。 下面的示例显示了两个NFET,它们现在可以在不导电的非理想主体二极管的情况下,通过两种方式传递信号。

    “问题2:当一个通道,假设Vmain从0V转换到3.3V时,FET从0V转换到2.6V (3.3V减FET阈值0.7V)并从2.6V转换到3.3V? 这会产生什么影响。 在VCH侧,波形是否看起来像是从0驱动到2.8V,然后根据总线电容,Rpull-up将会接管到5V?  "

    因此,当主通道命中2.6V时,通过FET将停止导电(现在处于切断区域)。 此时,两侧的电压将相似。  一旦发生切断,VCH的电压将由上拉电阻器和寄生电容决定,Vmain的电压也是如此。

      

    但在现实世界中,此模拟并不能完美运行,因为漏极至源电阻随漏极至源电压的变化而变化,并且可能存在多个转换速率。 由于存在两个FET (一个向下拉)和一个通过FET (这些FET会不断改变漏极至源电阻),因此该问题可能变得非常复杂。

    谢谢!

    -Bobby

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的解释。

    上图中的464uV和306uV是由于FET的RDS_ON而产生的压降?

    没有得到最后的陈述

    "由于存在两个FET (一个向下拉)和一个通过FET,这些FET会不断改变漏极至源电阻,因此这个问题可能变得非常复杂。"

    对于Vmain从3.3V下降到0V的情况,FET T2,T1最初关闭,当Vmain为1.9V时,T2,T1打开(T2 SOURCE=Vmain+0.7V二极管下降=2.6V),并保持打开直至0V。 正确吗?

    我不确定当漏电电压变化时FET是否打开/关闭。 改变电源电压非常简单。 这只是Vgs。

    由于T1主体二极管,因此启动了"开启"功能,对吗?

    在下图中,当VCH从5V降至0V时,FET T1关闭,直到VCH达到1.9V?

    当VCH为2.6V时,Vmain仍为3.3V,这是因为本体二极管(假设二极管压降为0.7V)。

    当VCH为1.9V,Vmain为2.6V时,T1打开,并保持在0V。

    我的理解是否正确?

    但当排放从开始时

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    上图中的464uV和306uV是由于FET的RDS_ON而导致的压降?

    正确,这是FET之间的稳态压降。

    "但未收到最后一项陈述"

    当I2C涉及此通道FET (主/从拉低和通道FET)时,有两个FET正在工作。 FET可视为电压控制阻抗。 当我们谈论实际波形时,这会在FET上的电压随着时间的推移而变化时发挥作用,并将改变下拉操作和上拉操作的转换速率。 如果我们谈论稳定状态,很容易想到,但实际的瞬态响应却很困难。

    '对于Vmain从3.3V下降到0V的情况,FET T2,T1最初关闭,当Vmain为1.9V时,T2,T1打开(T2 SOURCE=Vmain+0.7V二极管下降=2.6V),并保持打开直至0V。 正确吗?"

    我的示例删除了主体二极管(如果我们要将低电流传递到两个方向,则需要此功能)。 如果存在本体二极管(如果我只使用一个FET),则此模拟将不起作用。 当Vgate为零时,主体二极管的问题更是一个问题。 在这种情况下,FET应具有高阻抗(理论上无限),基本上看起来像是断路。 这意味着该信道已禁用。 本体二极管的问题是当源大于本体二极管的正向电压时,当源电压比漏电压至少大一个正向导电本体二极管时,FET将通过本体二极管进行导电。 当我在门参考GND时模拟两侧的下拉时,您可以在下面看到一个示例。

    ^这意味着即使FET参考GND,低电平仍可以从一侧传递到另一侧。 这是不需要的行为,因此我在上一篇文章中使用了两个FET。

    重申一下,当门关闭时,主体二极管是一个问题。 当栅至源电压高于Vth时,可以忽略本体二极管,因为与漏极至源相比,本体二极管被视为高阻抗路径。

    ^从上面可以看出,由于二极管,FET上没有压降。

    '由于T1主体二极管而启动了开启,对吗?'

    不,我想我可能已经把你们弄混了。 希望上述信息能使其得到改善。

    '在下图中,当VCH从5V降至0V时,FET T1关闭,直到VCH达到1.9V?'

    不会,一旦它与另一侧一样低于2.6V,它就会导电。 请参阅以下内容:

    您可以在下面看到主体二极管被忽略:

    谢谢!

    -Bobby

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当漏电压降至2.6V时,FET如何导电。

    在下图中,当2.51 处放电时,电源电压如何也变为2.51V?

    是否因为FET中的漏电流?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,Hithesh,

    我认为这里有两点混淆。

    1)错误想法:FET的引脚被预先确定为源和漏极。 它们不能互换,电流只能沿一个方向流动。

    -这不是真的。 源和引流基本上仅参考两个引脚。 当任一引脚的电压低于栅电压Vth时,您可以调用电流正进入漏极,而电流正离开的引脚称为电源。 根据这一理解,任何一方都可以是排放源或排放源。

    这可以从设备的制造方式中理解,源和漏极是彼此的镜像,理想情况下完全相同。 这种区别是当FET被制造时,实际上有两个体二极管连接到体上,但制造商会将一端短路。 在使用NFET的情况下,短的那一侧基本上称为源,现在只有一个从源到漏极的主体二极管,因为另一个短路。 请记住:FET最初有两个主体二极管和4个端子(一个是主体基板)。

    现在,请回答以下问题:

    "这是因为FET中的漏电流?"

    不能,离子源现在位于VCH侧,而离子源位于Vmain侧,因为:Vchx<VG-Vth

    2)混淆:FET的主体二极管

    问题是当栅极电压为零当本体二极管的Vth和正向导电电压大不相同(如果Vth大于Vdiode)时,本体二极管可以单向导电(不是理想的问题)。 当栅极电压大于Vth时,如果Vth小于本体二极管的正向导电电压,通常可以忽略本体二极管。

    这意味着我们可以在以下情况下忽略主体二极管:

    V2>VthVth=<Vdiode.

    这在我之前的所有示例中都有显示,因为Vth~= Vdiodo=700mV

    下面是不是这样的情况,我将Vth更改为2V,Vdiode恒定在700mV左右(也取决于电流)。这意味着Vg > Vth但Vth > Vdiode。 因此,如果Vchx<Vmain-Vdiode和Vchx>VG-Vth,我们将看到不必要的传导。

    下图显示了VVM>Vth和Vth>Vdiode而现在Vchx<VG-Vth的示例。 这意味着忽略主体二极管,Vchx充当源。

    谢谢!

    -Bobby

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    再次感谢。 这澄清了很多混淆。

    如果我使用外部MOSFET进行电平转换,则可互换的电源/漏电不适用。 正确吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,Hithesh,

    "如果我使用外部MOSFET进行电平转换,则可互换的电源/漏电不适用。 正确吗?"

    不能,FET消耗和源是彼此的镜像。 下图显示FET如何为NPN/PNP连接。 因此,它们可以互换。

    请注意,当PN结点也是二极管时,NP结也会形成二极管。 这些二极管连接至FET的主体引脚。 下面显示了带有二极管的四端FET (尚未短路)。

    谢谢!

    -Bobby

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    再次感谢。

    网上有很多文章提到身体二极管传导。 下面是一家主要I2C供应商提供的产品-