This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TUSB8020B:差分对的正确跟踪宽度和间距

Guru**** 2480925 points
Other Parts Discussed in Thread: TUSB8020B

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/662763/tusb8020b-proper-trace-width-and-spacing-for-differential-pairs

部件号:TUSB8020B

大家好,我正在为TUSB8020B 2端口USB 3.0 集线器编写产品页面上列出的参考指南。 在参考线中,它指定了轨迹宽度的4.4 mils和差分对间距的5 mils。 但是,在查看顶层路由的图像时,所使用的实际跟踪(用于数据线)似乎远远小于4.4 mil。 我希望能对4.4 密耳公司的确切含义做出一些澄清。

此外,我所受的制造限制的最小轨迹宽度/间距为5密耳。 是否有人可以向我指出一个可靠的资源来确定正确的宽度/间距,以达到数据表中列出的所需的90欧姆阻抗? 我对多层PCB和差分信号的设计很陌生,所以尽可能多的设计建议将会受到极大的欢迎。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Jason:

    4.4 mil描记宽度可能适用于该特定应用,但它不 是通用的值。   获得90欧姆 差分阻抗所需的迹线宽度和间距会因板堆叠和印刷电路板材料等因素而异。  通常有一种方法可以在布局工具本身中计算正确的轨迹宽度和间距。  

    文档中显示的布局照片显示了设备之间的连接,而不是确切的迹线宽度。  

    此致,

    JMMN

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    JMMN,

    感谢您的回复,这种实际情况非常有意义。

    过去几个小时,我还一直在研究多层制造技术,并找到了一些工具来帮助我解决问题。 为了便于将来参考,多电路板EU为构建标准堆叠提供了很好的指南,而Saturn PCB工具包确实有助于计算许多常见材料的目标阻抗的适当值。 我已将它们链接到下面。

    www.multi-circuit-boards.eu/.../ series.html
    saturnpcb.com/pcb_toolkit.htm

    谢谢!
    Jason Singh
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢! 这些都非常有用。