[参考译文] XIO2213B：如何提高1394b ISO数据包性能

为特定的帧号安排了等时数据包；如果由于某种原因未发送数据包，控制器硬件会报告错误。

因此，如果某些数据包被延迟，则调度会出现问题。 控制器驱动程序或软件中可能存在错误，或者管道长度可能太短。

您安排数据包的确切时间是多少？

所有36个数据包都被发送，但有时发送这些数据包的成本将超过5毫秒。

每隔15毫秒，我将为所有36个数据包建立一个描述符链，然后启动ISO DMA。 如果我不需要更改数据，我认为只需更新一次描述符链， 每15毫秒运行一次xio2213b的ISO DMA，有时xio2213b发送所有这些数据包仍需要7毫秒。

我对您所谈论的管道长度非常感兴趣，您能否为我提供更多有关该管道的信息？ 非常感谢。

该描述符链将是管道。

您使用的是什么操作系统？ 链中的第一个描述符计划的帧是什么？ 您对发送成本的精确度有多高，即您是否花费了最后一个完成帧的时间，还是花费了操作系统报告完成的时间？

我们使用的操作系统是WindowsXP。  第一帧没有特定的时间表，我们正在模拟每15毫秒拍摄一张照片的摄像机，所以每15毫秒生成36个数据包并尽快发送。

我们的实验室中有三个通过1394b连接的器件。 A是生成图片的PC；B是我们处理图片的目标设备；C也是用作总线监控器的PC。 我在上使用自行设计的驱动程序(复制Linux代码)；在监视器C上使用单脑防火墙

如果向B发送一张照片的时间超过5毫秒，则B将没有足够的时间处理该照片。 我使用设备C来测量发送的成本，方法是计算收到的第一个帧与收到的第36个帧之间的间隔。 我可以看到，在发送了1000张照片后，在4.5毫秒内收到了995张照片，但其中5张照片的花费超过7毫秒。

每帧发送一个数据包，因此固定帧速率为8 kHz，120个数据包= 15毫秒。 其中36个是实际数据包，84个是跳过数据包。

我会试试这个。 谢谢你。

在XIO2213B的内部PCI总线上，没有争用。 PCI Express是一种点对点连接，并且内存控制器具有足够的带宽，因此这种情况极不可能是问题。 但是，PCI到PCIe桥接器使从主内存读取数据的效率有点低，因为它无法完美地预测读取请求的大小。

要在某个事件后发送数据，(重新)启动IT DMA应该可以正常工作。
但控制器会执行预取，并且可能会假定有足够的时间执行此操作。 要确保可以预取第一个数据包，请在实际数据之前添加一到三个跳过数据包。

您是否可以检查返回的时间戳？ 传输过程中是否有周期下降，或者时间戳是否全部连续？

如果您怀疑XIO2213B无法维持带宽，请尝试将跳过数据包插入传输过程中，或者尽可能缩小数据包。