[参考译文] DS110DF111：各种问题

问题1 -对于LPF_CP_A/B和LPF_REF_A/B之间串联的0.022uF电容器，评估板文档显示了0.022uF 0201尺寸X5R 15 % 电容器。 NPO或X7R温度系数是否会提高-40至+85摄氏度工作温度下的性能？

答案1 -否，性能将相同。

问题2 - 5 % 或10 % 电容容容差是否会提高-40至+85摄氏度工作温度下的性能？

答案2 -更严格的电容容容差会有一些小好处，但不需要满足数据表规格。

问题3 -对于25MHz振荡器，技术数据表建议使用标准25MHz +/- 100ppm振荡器。 评估板文档显示了具有15pF输出负载电容的+/- 50ppm振荡器。

答案3 -任何100ppm或更低的振荡器都允许DS110DF111工作并符合数据表规格。

问题4 -如果使用+/- 50ppm或+/- 100ppm振荡器，CDR性能是否会有任何改进或降级？

答案4 -没有改进。  参考时钟仅用于确保锁定在精确的数据速率。  CDR获得锁定后，不需要振荡器输入。

问题5 -规格6.3 建议的工作条件(第5页)-本节说明SMBus (SDA，SCL)建议的工作条件为3.0V至3.6V。 SDA/SCL的电气特性表明操作范围在2.1 和3.6V之间。  如果 DS110DF111 在2.5V模式下工作，如果SMBus (SDA，SCL)接口在2.5V操作下工作，是否会出现问题？  我们了解SDA，SCL通信是OD。

答案5 - SDA和SCL引脚在任何时候都具有3.6V的容差。

问题6 -规格6.5 电气特性(第7页)传播延迟(TPD)–假设CDR锁定在输入信号上，您能否指定产生最大传播延迟的参数(输入信号特性和寄存器设置)？

答案6-在寄存器设置和输入信号特性中，传播延迟是一致的。  传播延迟约为1.5UI + 200PS。  对于10 Gbps数据速率，方程式为150PS + 200PS = 350ps

问题7 -规格6.5 电气特性(第7页) CDR锁定时间(TLOCK1)按 DS110DF111 设置，数据速率和输入通道显示10-30ms。 假设有最佳信号或优点，您是否可以指定产生最长CDR锁定时间的输入信号特性和寄存器设置。  例如，这将需要更长的时间

答案7 -锁定时间的主要组成部分是输入信号强度和速率/振动设置。  弱信号将迫使DF111输入花费更多时间适应表中给出的每个速率/振动设置。  当有多个除法比率和VCO范围可用时，首先检查最低比率，因此较高的比率将有较长的锁定时间。

问题7a -无论是否使用DFE，CTLE均可自适应，直至锁定或达到最佳状态。 此外，由于除以4/8设置，CTLE需要直接寄存器查找。

答案7a -默认情况下，CTLE将使用/4和/8 VCO范围中的单个设置。  CTLE值在寄存器0x3A中给出。  建议对此情况使用较低的CTLE设置，默认情况下寄存器0x3A = A5'h，将此值更改为0x3A = 00'h

问题8 -绩效类型设置图(表22)。 您能否提供有关不同类型传输介质的FOM设置的一般准则？

答案8 -默认的绩效数字设置在99.9 % of Applications中最有效。  我不会更改此值。

问题9 -请确认寄存器0x2C 0x0和0x3同时设置HEO和Veo。

答案9 - 寄存器0x2C中同时设置HEO和Veo的唯一有效组合是默认设置 0x2C[5：4]= 11'b

问题10 -适应，寄存器0x40-0x4F的CTLE设置(表23)。 您能否提供表23中所示的CTLE升压字符串在信号电平或损耗和频率方面的特征？

答案10 - CTLE表给出了一系列CTLE值，增益值为3 - 25 dB (6 GHz时)。  0x40处的最低设置为~ 3-4 dB增益，0x4F处的最高设置超过25 dB增益。

问题11 -表18 EOM电压范围的峰值到峰值电压在数量上与表26 RMS电压电平之间的关系不相等。 有理由吗？

答案11 - 表18 EOM范围是总范围。  表26值显示电压颗粒度。

问题12 -寄存器0x11 [7:6]中的EOM设置是否有任何应用指南来计算自动调整CTLE和DFE的FOM？

答案12 - EOM设置只是一个缩放系数，以便更好地观察眼睛开口。  它们不会影响CTLE或DFE的自适应算法。

问题13– DS110DF111 无法重新调整以下比特率的时间

a) 614.4 MB/s

B) 768 MB/s

答案13-这些比特率超出正常范围。  要使用DS110DF111传递此数据，我建议使用"原始"数据模式并绕过CDR。  在此配置中，DS110DF111将充当具有CTLE前端的中继器