This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] HD3SS3220:计时要求I2C时钟

Guru**** 2460850 points
Other Parts Discussed in Thread: HD3SS3220

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/594712/hd3ss3220-timing-requirements-i2c-clock

部件号:HD3SS3220

您好,

我不清楚允许的最大I2C时钟频率。

根据"SLLSES1C–2015年12月–2017年5月修订"部分的HD3SS3220数据表"SCL 6.6 计时要求"表条目"fSCL",SCL时钟频率以最大 值"100 ns"表示。 这意味着对我来说,最低要求为10MHz,我知道这是牛棚。

因此,最大SCL时钟频率是多少。 100kHz,400kHz或更好?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    请使用400kHz作为最大SCL时钟频率。

    此致
    Cevin
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Cevin:
      我的客户对HD3SS3220上的fSCL有相同的问题。

    我认为HD3SS3220 I2C引擎看起来像支持的标准模式(~100KHz)。
    因为:
    以下是HD3SS3220 I2C定时规格与I2C F/S模式规格的QUATION。
    ---来自HD3SS3220数据表的报价
     
    --------NXP (菲律宾) I2C规范的报价
      
    截至HD3SS3220计时规范,它可能不支持“400kHz作为最大SCL时钟频率”
    您能否评论一下这种不一致之处?


    提前感谢您的参与,
    Matsiro Koterasawa/TIJ Csc

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HD3SS3220团队,您好!

       是否有任何更新?

    如果数据表只是"fCLK  100ns_max"而 不 是"fCLK  100KHz max"的类型,
    然后我们将使用100KHz。
    如果它支持400KHzFAST-模式,我想让你 把 说明 放在D/S上

    请建议我确认。

    谢谢!
    马苏罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    请原谅延迟,HD3SS3220支持400kHz I2C及所有相应的时钟,数据表将更新以反映这一点。

    此致
    Cevin