This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DP159:无法锁定PLL

Guru**** 2464780 points
Other Parts Discussed in Thread: SN65DP159

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/595557/sn65dp159-unable-to-lock-pll

部件号:SN65DP159

您好,

我在x模式下使用DP159的定制开发板,这与您的EVM完全相同,只有连接器是不同的。

以 SLLA358为指南,我在锁定4.3 (PL.1)时遇到问题。

仅从第1页上的地址0x00读取的值为0x03。

你能给我建议吗?

此致,

V. Svoboda

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    我们的DP159EVM不是为X模式操作而设计的,您是否进行了所需的硬件更改?
    您能看到PC中列出的显示屏吗?
    能否确认正确实施了链路培训时钟恢复阶段?

    此致
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    很抱歉,我们的主板可配置为用作DP再定时器。
    考虑了SLLA358的实施示例。
    显示屏列在PC中,培训时钟恢复阶段是从SLLA358复制的。

    SN65DP159_Conf (0x10,0xF0),//禁用TX信道
    SN65DP159_Conf (0x00,0x02),//启用Bandgap,禁用PLL,清除A_LOG_OVR
    SN65DP159_CONF (0x01,0x01),// cp_EN = PLL (参考)模式
    SN65DP159_Conf (0x0B,0x33),//设置PLL控制
    SN65DP159_Conf (0x02,0x3F),//设置CP_Current
    SN65DP159_Conf (0x30,0x0F),//设置RX通道计数4
    SN65DP159_Conf (0x00,0x03),//启用Bandgap,启用PLL,清除A_LOG_OVR
    SN65DP159_Conf (0x4C,0x01),//启用固定均衡器
    SN65DP159_Conf (0x4D,0x08),//设置EQFTC和EQLEV (固定EQ)- HBR2

    此致,
    五.S.
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在此序列之后,您是否正在发送TPS1模式?
    TPS1只是一个数据速率减半的时钟;对于5.4Gbps,模式是2.7GHz时钟。

    此致
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    我甚至不确定TPS1是由源自动发送,还是接收器必须发送请求。
    是否有通过I2C访问DPCD的选项(如DP130)?
    我没有设备,可以用来监控DP线路上的实际情况。

    对不起我的无知..
    DP130配置现在看起来像一块蛋糕。

    此致,
    五.S.
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,


    DP159没有DPCD监控,AUX通道直接从DP连接器连接到DP接收器。
    TPS1在AUX信道被稳定后由源发送。

    如果没有测量设备,这将很难调试
    您是否尝试过不同的均衡器级别?
    您是否在DP159 (HBR2,HBR,RBR)上尝试了不同的分辨率(数据速率)和不同的配置?
    您是否有信号发生器来测试独立时钟?

    此致