• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 970 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TFP401：OCK时钟输出存在疑问

admin
Guru**** 2390735 points
Other Parts Discussed in Thread: TFP401, TFP401A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1096875/tfp401-odck-clock-output-doubts

部件号：TFP401

大家好，

在我的设计中，TFP401配置为DFO输入引脚低；这意味着OCK时钟持续运行。 当没有连接视频输入时，我测量的频率约为1.5 MHz；问题是，在长时间使用后，该频率有时会下降到大约500 Hz。 如果逻辑与这个时钟相联系，我的情况就是如此，在拟订过程中可能会出现错误。 问题是：这是一个已知问题吗？ 是什么原因造成的？ 除了使用内部振荡器进行时钟逻辑之外，我还能解决吗？ 我认为系统的重新设计更加优雅，但我希望尝试了解当前实施的错误

此致

Fabrizio

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Fabrizio

    如何控制/PDO引脚？ 驱动/PDO引脚低将使所有输出引脚(CTL1和SCDT除外)进入高阻抗状态。

    谢谢

    David

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好，/PDO引脚保持未连接；根据数据表第4页，我们依赖于内部上拉("当/PDO保持未连接时，内部上拉将TFP401A默认为正常操作")

    Fabrizio

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Fabrizio

    如果/PDO引脚未连接且输入未连接，则您将有一个空闲运行时钟方案，并且TFP401输出状态不保证。  

    但是，您可以使用SCDT输出(指示链路已禁用或链路未激活)，并将其直接与PDO输入绑定，以便在链路未激活或电缆断开时禁用输出驱动程序。 在这种情况下，输出将为高阻抗。

    谢谢

    David

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢，您确认自由运行时钟没有稳定频率，因此即使它不是原始计划，我也不会在后续逻辑中使用它，从而避免了问题。

    此致

    Fabrizio